[RISCV] Add shrinkwrap test cases showing gaps in current impl
[llvm-project.git] / llvm / test / CodeGen / X86 / 2012-01-11-split-cv.ll
blobcf837eba1de9f3580195b1946cdbbe2591832e13
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s -mattr=+avx -mtriple=i686-unknown-unknown | FileCheck %s
4 define void @add18i16(ptr nocapture sret(<18 x i16>) %ret, ptr %bp) nounwind {
5 ; CHECK-LABEL: add18i16:
6 ; CHECK:       # %bb.0:
7 ; CHECK-NEXT:    movl {{[0-9]+}}(%esp), %eax
8 ; CHECK-NEXT:    movl {{[0-9]+}}(%esp), %ecx
9 ; CHECK-NEXT:    vmovups (%ecx), %ymm0
10 ; CHECK-NEXT:    movl 32(%ecx), %ecx
11 ; CHECK-NEXT:    movl %ecx, 32(%eax)
12 ; CHECK-NEXT:    vmovups %ymm0, (%eax)
13 ; CHECK-NEXT:    vzeroupper
14 ; CHECK-NEXT:    retl $4
15   %b = load <18 x i16>, ptr %bp, align 16
16   %x = add <18 x i16> zeroinitializer, %b
17   store <18 x i16> %x, ptr %ret, align 16
18   ret void