llvm/test/CodeGen/X86/GlobalISel/legalize-ptr-add-64.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=x86_64-linux-gnu -run-pass=legalizer %s -o - | FileCheck %s --check-prefixes=X64
   3
   4 --- |
   5   define void @test_gep_i64c(ptr %addr) {
   6     %arrayidx = getelementptr i32, ptr undef, i64 5
   7     ret void
   8   }
   9   define void @test_gep_i64(ptr %addr, i64 %ofs) {
  10     %arrayidx = getelementptr i32, ptr undef, i64 %ofs
  11     ret void
  12   }
  13 ...
  14 ---
  15 name:            test_gep_i64c
  16 legalized:       false
  17 registers:
  18   - { id: 0, class: _ }
  19   - { id: 1, class: _ }
  20   - { id: 2, class: _ }
  21 body:             |
  22   bb.1 (%ir-block.0):
  23     ; X64-LABEL: name: test_gep_i64c
  24     ; X64: [[DEF:%[0-9]+]]:_(p0) = IMPLICIT_DEF
  25     ; X64-NEXT: [[C:%[0-9]+]]:_(s64) = G_CONSTANT i64 20
  26     ; X64-NEXT: [[PTR_ADD:%[0-9]+]]:_(p0) = G_PTR_ADD [[DEF]], [[C]](s64)
  27     ; X64-NEXT: G_STORE [[PTR_ADD]](p0), [[DEF]](p0) :: (store (p0) into %ir.addr)
  28     ; X64-NEXT: RET 0
  29     %0(p0) = IMPLICIT_DEF
  30     %1(s64) = G_CONSTANT i64 20
  31     %2(p0) = G_PTR_ADD %0, %1(s64)
  32     G_STORE %2, %0 :: (store (p0) into %ir.addr)
  33     RET 0
  34 ...
  35 ---
  36 name:            test_gep_i64
  37 legalized:       false
  38 registers:
  39   - { id: 0, class: _ }
  40   - { id: 1, class: _ }
  41   - { id: 2, class: _ }
  42 body:             |
  43   bb.1 (%ir-block.0):
  44     ; X64-LABEL: name: test_gep_i64
  45     ; X64: [[DEF:%[0-9]+]]:_(p0) = IMPLICIT_DEF
  46     ; X64-NEXT: [[DEF1:%[0-9]+]]:_(s64) = IMPLICIT_DEF
  47     ; X64-NEXT: [[PTR_ADD:%[0-9]+]]:_(p0) = G_PTR_ADD [[DEF]], [[DEF1]](s64)
  48     ; X64-NEXT: G_STORE [[PTR_ADD]](p0), [[DEF]](p0) :: (store (p0) into %ir.addr)
  49     ; X64-NEXT: RET 0
  50     %0(p0) = IMPLICIT_DEF
  51     %1(s64) = IMPLICIT_DEF
  52     %2(p0) = G_PTR_ADD %0, %1(s64)
  53     G_STORE %2, %0 :: (store (p0) into %ir.addr)
  54     RET 0
  55 ...