llvm/test/CodeGen/X86/amx_tile_pair_preconfigure_O2.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -O2 -mtriple=x86_64-unknown-unknown -mattr=+amx-tile,+amx-bf16,+avx512f, \
   3 # RUN: -mattr=+amx-transpose -run-pass=tilepreconfig -o - %s | FileCheck %s
   4
   5 ---
   6 name:            test_tile_2rpntlvwz0
   7 alignment:       16
   8 exposesReturnsTwice: false
   9 legalized:       false
  10 regBankSelected: false
  11 selected:        false
  12 failedISel:      false
  13 tracksRegLiveness: true
  14 hasWinCFI:       false
  15 callsEHReturn:   false
  16 callsUnwindInit: false
  17 hasEHCatchret:   false
  18 hasEHScopes:     false
  19 hasEHFunclets:   false
  20 failsVerification: false
  21 tracksDebugUserValues: false
  22 registers:
  23   - { id: 0, class: gr32, preferred-register: '' }
  24   - { id: 1, class: gr32, preferred-register: '' }
  25   - { id: 2, class: gr32, preferred-register: '' }
  26   - { id: 3, class: gr16, preferred-register: '' }
  27   - { id: 4, class: gr16, preferred-register: '' }
  28   - { id: 5, class: gr16, preferred-register: '' }
  29   - { id: 6, class: gr64, preferred-register: '' }
  30   - { id: 7, class: gr64_nosp, preferred-register: '' }
  31   - { id: 8, class: tilepair, preferred-register: '' }
  32   - { id: 9, class: tile, preferred-register: '' }
  33   - { id: 10, class: tile, preferred-register: '' }
  34   - { id: 11, class: tile, preferred-register: '' }
  35   - { id: 12, class: tile, preferred-register: '' }
  36   - { id: 13, class: gr64, preferred-register: '' }
  37 liveins:
  38   - { reg: '$edi', virtual-reg: '%0' }
  39   - { reg: '$esi', virtual-reg: '%1' }
  40   - { reg: '$edx', virtual-reg: '%2' }
  41 frameInfo:
  42   isFrameAddressTaken: false
  43   isReturnAddressTaken: false
  44   hasStackMap:     false
  45   hasPatchPoint:   false
  46   stackSize:       0
  47   offsetAdjustment: 0
  48   maxAlignment:    1
  49   adjustsStack:    false
  50   hasCalls:        false
  51   stackProtector:  ''
  52   functionContext: ''
  53   maxCallFrameSize: 4294967295
  54   cvBytesOfCalleeSavedRegisters: 0
  55   hasOpaqueSPAdjustment: false
  56   hasVAStart:      false
  57   hasMustTailInVarArgFunc: false
  58   hasTailCall:     false
  59   localFrameSize:  0
  60   savePoint:       ''
  61   restorePoint:    ''
  62 fixedStack:      []
  63 stack:           []
  64 callSites:       []
  65 debugValueSubstitutions: []
  66 constants:       []
  67 machineFunctionInfo:
  68   amxProgModel: ManagedRA
  69 body:             |
  70   bb.0.entry:
  71     liveins: $edi, $esi, $edx, $rax, $rbx
  72
  73     ; CHECK-LABEL: name: test_tile_2rpntlvwz0
  74     ; CHECK: liveins: $edi, $esi, $edx, $rax, $rbx
  75     ; CHECK-NEXT: {{  $}}
  76     ; CHECK-NEXT: [[AVX512_512_SET0_:%[0-9]+]]:vr512 = AVX512_512_SET0
  77     ; CHECK-NEXT: VMOVUPSZmr %stack.0, 1, $noreg, 0, $noreg, [[AVX512_512_SET0_]] :: (store (s512) into %stack.0, align 4)
  78     ; CHECK-NEXT: MOV8mi %stack.0, 1, $noreg, 0, $noreg, 1 :: (store (s512) into %stack.0, align 4)
  79     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gr32 = COPY $edx
  80     ; CHECK-NEXT: [[COPY1:%[0-9]+]]:gr32 = COPY $esi
  81     ; CHECK-NEXT: [[COPY2:%[0-9]+]]:gr32 = COPY $edi
  82     ; CHECK-NEXT: [[COPY3:%[0-9]+]]:gr16 = COPY [[COPY]].sub_16bit
  83     ; CHECK-NEXT: [[COPY4:%[0-9]+]]:gr16 = COPY [[COPY1]].sub_16bit
  84     ; CHECK-NEXT: [[COPY5:%[0-9]+]]:gr16 = COPY [[COPY2]].sub_16bit
  85     ; CHECK-NEXT: PLDTILECFGV %stack.0, 1, $noreg, 0, $noreg, implicit-def $tmm0, implicit-def $tmm1, implicit-def $tmm2, implicit-def $tmm3, implicit-def $tmm4, implicit-def $tmm5, implicit-def $tmm6, implicit-def $tmm7 :: (load (s512) from %stack.0, align 4)
  86     ; CHECK-NEXT: [[COPY6:%[0-9]+]]:gr64 = COPY $rax
  87     ; CHECK-NEXT: [[MOV32ri64_:%[0-9]+]]:gr64_nosp = MOV32ri64 32
  88     ; CHECK-NEXT: [[PT2RPNTLVWZ0V:%[0-9]+]]:tilepair = PT2RPNTLVWZ0V [[COPY5]], [[COPY4]], [[COPY3]], killed [[COPY6]], 1, [[MOV32ri64_]], 0, $noreg
  89     ; CHECK-NEXT: [[COPY7:%[0-9]+]]:tile = COPY [[PT2RPNTLVWZ0V]].sub_t1
  90     ; CHECK-NEXT: [[COPY8:%[0-9]+]]:tile = COPY [[PT2RPNTLVWZ0V]].sub_t0
  91     ; CHECK-NEXT: [[PTILEZEROV:%[0-9]+]]:tile = PTILEZEROV [[COPY5]], [[COPY4]]
  92     ; CHECK-NEXT: [[PTDPBSSDV:%[0-9]+]]:tile = PTDPBSSDV [[COPY5]], [[COPY3]], [[COPY4]], [[PTILEZEROV]], killed [[COPY8]], killed [[COPY7]]
  93     ; CHECK-NEXT: [[COPY9:%[0-9]+]]:gr64 = COPY $rbx
  94     ; CHECK-NEXT: PTILESTOREDV [[COPY5]], [[COPY4]], killed [[COPY9]], 1, [[MOV32ri64_]], 0, $noreg, killed [[PTDPBSSDV]]
  95     ; CHECK-NEXT: RET 0
  96     %2:gr32 = COPY $edx
  97     %1:gr32 = COPY $esi
  98     %0:gr32 = COPY $edi
  99     %3:gr16 = COPY %2.sub_16bit
 100     %4:gr16 = COPY %1.sub_16bit
 101     %5:gr16 = COPY %0.sub_16bit
 102     %6:gr64 = COPY $rax
 103     %7:gr64_nosp = MOV32ri64 32
 104     %8:tilepair = PT2RPNTLVWZ0V %5, %4, %3, killed %6, 1, %7, 0, $noreg
 105     %9:tile = COPY %8.sub_t1
 106     %10:tile = COPY %8.sub_t0
 107     %11:tile = PTILEZEROV %5, %4
 108     %12:tile = PTDPBSSDV %5, %3, %4, %11, killed %10, killed %9
 109     %13:gr64 = COPY $rbx
 110     PTILESTOREDV %5, %4, killed %13, 1, %7, 0, $noreg, killed %12
 111     RET 0
 112
 113 ...