[RISCV] Add shrinkwrap test cases showing gaps in current impl
[llvm-project.git] / llvm / test / CodeGen / X86 / avx512-inc-dec.ll
blobbeef481315d759d01eba38f43f45855350e69f29
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s -mtriple=x86_64-apple-darwin -mcpu=knl | FileCheck %s
4 define i32 @test(i32 %a, i32 %b) {
5 ; CHECK-LABEL: test:
6 ; CHECK:       ## %bb.0:
7 ; CHECK-NEXT:    ## kill: def $esi killed $esi def $rsi
8 ; CHECK-NEXT:    ## kill: def $edi killed $edi def $rdi
9 ; CHECK-NEXT:    leal -1(%rdi), %ecx
10 ; CHECK-NEXT:    leal 1(%rsi), %eax
11 ; CHECK-NEXT:    imull %ecx, %eax
12 ; CHECK-NEXT:    retq
13  %a1 = add i32 %a, -1
14  %b1 = add i32 %b, 1
15  %res = mul i32 %a1, %b1
16  ret i32 %res