[RISCV] Add shrinkwrap test cases showing gaps in current impl
[llvm-project.git] / llvm / test / CodeGen / X86 / function-subtarget-features-2.ll
blobdf1efab6edf37ac9575c85c9da31014a4938d9c7
1 ; RUN: llc < %s -mtriple=x86_64-- -filetype=obj -o - | llvm-objdump -d - | FileCheck %s
3 ; This test verifies that we assemble code for different architectures
4 ; based on target-cpu and target-features attributes.
5 target datalayout = "e-m:e-i64:64-f80:128-n8:16:32:64-S128"
7 define void @foo() #0 {
8 entry:
9   call void asm sideeffect "aeskeygenassist  $$0x4, %xmm0, %xmm1", "~{dirflag},~{fpsr},~{flags}"()
10   ret void
13 ; CHECK: foo
14 ; CHECK: aeskeygenassist
16 define void @bar() #2 {
17 entry:
18   call void asm sideeffect "crc32b 4(%rbx), %eax", "~{dirflag},~{fpsr},~{flags}"()
19   ret void
22 ; CHECK: bar
23 ; CHECK: crc32b
25 attributes #0 = { "target-cpu"="x86-64" "target-features"="+avx2" }
26 attributes #2 = { "target-cpu"="corei7" "target-features"="+sse4.2" }