[RISCV] Add shrinkwrap test cases showing gaps in current impl
[llvm-project.git] / llvm / test / CodeGen / X86 / h-registers-2.ll
blob5c42c97e7a43ec4289a1537cd3df671da18e847f
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s -mtriple=i686-- | FileCheck %s
4 ; Use an h register, but don't omit the explicit shift for
5 ; non-address use(s).
7 define i32 @foo(ptr %x, i32 %y) nounwind {
8 ; CHECK-LABEL: foo:
9 ; CHECK:       # %bb.0:
10 ; CHECK-NEXT:    movl {{[0-9]+}}(%esp), %ecx
11 ; CHECK-NEXT:    movl {{[0-9]+}}(%esp), %eax
12 ; CHECK-NEXT:    imull %eax, %eax
13 ; CHECK-NEXT:    movzbl %ah, %eax
14 ; CHECK-NEXT:    movb $77, (%ecx,%eax,8)
15 ; CHECK-NEXT:    shll $3, %eax
16 ; CHECK-NEXT:    retl
18         %t4 = mul i32 %y, %y
19         %t0 = lshr i32 %t4, 8           ; <i32> [#uses=1]
20         %t1 = and i32 %t0, 255          ; <i32> [#uses=2]
21   %t2 = shl i32 %t1, 3
22         %t3 = getelementptr i8, ptr %x, i32 %t2         ; <ptr> [#uses=1]
23         store i8 77, ptr %t3, align 4
24         ret i32 %t2