llvm/test/CodeGen/X86/inline-spiller-impdef-on-implicit-def-regression.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 3
   2 ; RUN: llc -mtriple=x86_64-unknown-linux-gnu < %s | FileCheck %s
   3
   4 ; Make sure there's no assert on an implicit-def with implicit operands
   5 ; during register allocation.
   6
   7 %struct.BlockContext = type { [32 x i8], [32 x i8], [2 x [32 x i8]], [32 x i8], [32 x i8], [32 x i8], [32 x i8], [32 x i8], [2 x [32 x i8]], [2 x [32 x i8]], [32 x i8], [32 x i8], [32 x i8], [32 x i8], [16 x i8], [32 x i8], [32 x i8] }
   8 %struct.CdfModeContext = type { [4 x [16 x i16]], [2 x [13 x [16 x i16]]], [9 x [16 x i16]], [5 x [4 x [16 x i16]]], [6 x [16 x i16]], [2 x [16 x i16]], [16 x i16], [2 x [13 x [8 x i16]]], [3 x [13 x [8 x i16]]], [8 x i16], [8 x [8 x i16]], [8 x i16], [8 x [8 x i16]], [3 x [8 x i16]], [2 x [7 x [8 x i16]]], [2 x [7 x [5 x [8 x i16]]]], [2 x [8 x [4 x i16]]], [4 x [3 x [4 x i16]]], [22 x [4 x i16]], [4 x i16], [5 x [4 x i16]], [4 x [4 x i16]], [4 x i16], [2 x i16], [2 x i16], [7 x [2 x i16]], [7 x [2 x i16]], [4 x [2 x i16]], [22 x [2 x i16]], [6 x [2 x i16]], [2 x [2 x i16]], [6 x [2 x i16]], [3 x [2 x i16]], [4 x [2 x i16]], [5 x [2 x i16]], [5 x [2 x i16]], [6 x [2 x i16]], [6 x [2 x i16]], [9 x [2 x i16]], [6 x [3 x [2 x i16]]], [3 x [3 x [2 x i16]]], [2 x [3 x [2 x i16]]], [3 x [3 x [2 x i16]]], [7 x [3 x [2 x i16]]], [3 x [2 x i16]], [3 x [2 x i16]], [3 x [2 x i16]], [22 x [2 x i16]], [7 x [3 x [2 x i16]]], [2 x [2 x i16]], [2 x i16], [8 x i8] }
   9
  10 define i32 @decode_sb(ptr %t, i32 %bl, i32 %_msprop1966, i32 %sub.i, i64 %idxprom, i1 %cmp54) #0 {
  11 ; CHECK-LABEL: decode_sb:
  12 ; CHECK:       # %bb.0: # %entry
  13 ; CHECK-NEXT:    pushq %rbp
  14 ; CHECK-NEXT:    .cfi_def_cfa_offset 16
  15 ; CHECK-NEXT:    .cfi_offset %rbp, -16
  16 ; CHECK-NEXT:    movq %rsp, %rbp
  17 ; CHECK-NEXT:    .cfi_def_cfa_register %rbp
  18 ; CHECK-NEXT:    pushq %r15
  19 ; CHECK-NEXT:    pushq %r14
  20 ; CHECK-NEXT:    pushq %r13
  21 ; CHECK-NEXT:    pushq %r12
  22 ; CHECK-NEXT:    pushq %rbx
  23 ; CHECK-NEXT:    pushq %rax
  24 ; CHECK-NEXT:    .cfi_offset %rbx, -56
  25 ; CHECK-NEXT:    .cfi_offset %r12, -48
  26 ; CHECK-NEXT:    .cfi_offset %r13, -40
  27 ; CHECK-NEXT:    .cfi_offset %r14, -32
  28 ; CHECK-NEXT:    .cfi_offset %r15, -24
  29 ; CHECK-NEXT:    movl %r9d, %ebx
  30 ; CHECK-NEXT:    # kill: def $edx killed $edx def $rdx
  31 ; CHECK-NEXT:    movabsq $87960930222080, %r14 # imm = 0x500000000000
  32 ; CHECK-NEXT:    movl 0, %r13d
  33 ; CHECK-NEXT:    movl %esi, %r15d
  34 ; CHECK-NEXT:    # implicit-def: $r12d
  35 ; CHECK-NEXT:    testb $1, %bl
  36 ; CHECK-NEXT:    jne .LBB0_6
  37 ; CHECK-NEXT:  # %bb.1: # %if.else
  38 ; CHECK-NEXT:    movl %ecx, %r12d
  39 ; CHECK-NEXT:    andl $1, %r12d
  40 ; CHECK-NEXT:    movzbl 544(%r12), %r9d
  41 ; CHECK-NEXT:    andl $1, %r9d
  42 ; CHECK-NEXT:    movl %r14d, %r10d
  43 ; CHECK-NEXT:    andl $1, %r10d
  44 ; CHECK-NEXT:    andl $1, %r8d
  45 ; CHECK-NEXT:    movabsq $17592186044416, %rax # imm = 0x100000000000
  46 ; CHECK-NEXT:    orq %r8, %rax
  47 ; CHECK-NEXT:    movl %esi, %r8d
  48 ; CHECK-NEXT:    # kill: def $cl killed $cl killed $ecx
  49 ; CHECK-NEXT:    shrl %cl, %r8d
  50 ; CHECK-NEXT:    andl $2, %r8d
  51 ; CHECK-NEXT:    testb $1, %bl
  52 ; CHECK-NEXT:    cmoveq %r10, %rax
  53 ; CHECK-NEXT:    orl %r9d, %edx
  54 ; CHECK-NEXT:    movq %r13, %rcx
  55 ; CHECK-NEXT:    orq $1, %rcx
  56 ; CHECK-NEXT:    orl %esi, %r8d
  57 ; CHECK-NEXT:    movl $1, %r8d
  58 ; CHECK-NEXT:    je .LBB0_3
  59 ; CHECK-NEXT:  # %bb.2: # %if.else
  60 ; CHECK-NEXT:    movl (%rax), %r8d
  61 ; CHECK-NEXT:  .LBB0_3: # %if.else
  62 ; CHECK-NEXT:    shlq $5, %rdx
  63 ; CHECK-NEXT:    movq %r15, %rax
  64 ; CHECK-NEXT:    shlq $7, %rax
  65 ; CHECK-NEXT:    leaq (%rax,%rdx), %rsi
  66 ; CHECK-NEXT:    addq $1248, %rsi # imm = 0x4E0
  67 ; CHECK-NEXT:    movq %rcx, 0
  68 ; CHECK-NEXT:    movq %rdi, %r14
  69 ; CHECK-NEXT:    movl %r8d, (%rdi)
  70 ; CHECK-NEXT:    xorl %eax, %eax
  71 ; CHECK-NEXT:    xorl %edi, %edi
  72 ; CHECK-NEXT:    xorl %edx, %edx
  73 ; CHECK-NEXT:    callq *%rax
  74 ; CHECK-NEXT:    movb $1, %al
  75 ; CHECK-NEXT:    testb %al, %al
  76 ; CHECK-NEXT:    je .LBB0_4
  77 ; CHECK-NEXT:  # %bb.5: # %bb19
  78 ; CHECK-NEXT:    testb $1, %bl
  79 ; CHECK-NEXT:    movq %r14, %rdi
  80 ; CHECK-NEXT:    movabsq $87960930222080, %r14 # imm = 0x500000000000
  81 ; CHECK-NEXT:    jne .LBB0_7
  82 ; CHECK-NEXT:  .LBB0_6: # %if.end69
  83 ; CHECK-NEXT:    movl %r13d, 0
  84 ; CHECK-NEXT:    xorl %eax, %eax
  85 ; CHECK-NEXT:    xorl %esi, %esi
  86 ; CHECK-NEXT:    xorl %edx, %edx
  87 ; CHECK-NEXT:    xorl %ecx, %ecx
  88 ; CHECK-NEXT:    xorl %r8d, %r8d
  89 ; CHECK-NEXT:    callq *%rax
  90 ; CHECK-NEXT:    xorq %r14, %r15
  91 ; CHECK-NEXT:    movslq %r12d, %rax
  92 ; CHECK-NEXT:    movzbl (%r15), %ecx
  93 ; CHECK-NEXT:    movb %cl, 544(%rax)
  94 ; CHECK-NEXT:  .LBB0_7: # %land.lhs.true56
  95 ; CHECK-NEXT:    xorl %eax, %eax
  96 ; CHECK-NEXT:    addq $8, %rsp
  97 ; CHECK-NEXT:    popq %rbx
  98 ; CHECK-NEXT:    popq %r12
  99 ; CHECK-NEXT:    popq %r13
 100 ; CHECK-NEXT:    popq %r14
 101 ; CHECK-NEXT:    popq %r15
 102 ; CHECK-NEXT:    popq %rbp
 103 ; CHECK-NEXT:    .cfi_def_cfa %rsp, 8
 104 ; CHECK-NEXT:    retq
 105 ; CHECK-NEXT:  .LBB0_4: # %bb
 106 entry:
 107   %i = load i32, ptr null, align 8
 108   br i1 %cmp54, label %if.end69, label %if.else
 109
 110 if.else:                                          ; preds = %entry
 111   %shr18 = and i32 %sub.i, 1
 112   %idxprom.i = zext i32 %shr18 to i64
 113   %arrayidx.i = getelementptr %struct.BlockContext, ptr null, i64 0, i32 14, i64 %idxprom.i
 114   %i1 = load i8, ptr %arrayidx.i, align 1
 115   %conv.i = zext i8 %i1 to i32
 116   %and.i = and i32 %conv.i, 1
 117   %i2 = and i64 87960930222080, 1
 118   %i3 = inttoptr i64 %i2 to ptr
 119   %i4 = load i32, ptr %i3, align 4
 120   %i5 = and i64 %idxprom, 1
 121   %i6 = or i64 %i5, 17592186044416
 122   %i7 = inttoptr i64 %i6 to ptr
 123   %i8 = load i32, ptr %i7, align 4
 124   %i9 = lshr i32 %bl, %sub.i
 125   %i10 = and i32 %i9, 2
 126   %i11 = or i32 %bl, %i10
 127   %i12 = select i1 %cmp54, i32 %i8, i32 %i4
 128   %add.i = or i32 %_msprop1966, %and.i
 129   %idxprom4 = zext i32 %bl to i64
 130   %idxprom24 = zext i32 %add.i to i64
 131   %i13 = or i32 %i, 1
 132   %i14 = zext i32 %i13 to i64
 133   %.not2329 = icmp eq i32 %i11, 0
 134   %i15 = select i1 %.not2329, i32 1, i32 %i12
 135   %arrayidx25 = getelementptr %struct.CdfModeContext, ptr null, i64 0, i32 3, i64 %idxprom4, i64 %idxprom24
 136   store i64 %i14, ptr null, align 8
 137   store i32 %i15, ptr %t, align 4
 138   %call53 = tail call i32 null(ptr null, ptr %arrayidx25, i64 0)
 139   %i16 = xor i64 %idxprom, 1
 140   %i17 = inttoptr i64 %i16 to ptr
 141   %_msld1992 = load i32, ptr %i17, align 8
 142   %i18 = icmp ne i32 %_msld1992, 0
 143   %_msprop_icmp1993 = and i1 %i18, false
 144   br i1 %_msprop_icmp1993, label %bb, label %bb19
 145
 146 bb:                                               ; preds = %if.else
 147   unreachable
 148
 149 bb19:                                             ; preds = %if.else
 150   br i1 %cmp54, label %land.lhs.true56, label %if.end69
 151
 152 land.lhs.true56:                                  ; preds = %bb19
 153   ret i32 0
 154
 155 if.end69:                                         ; preds = %bb19, %entry
 156   %bx8.011941201 = phi i32 [ %shr18, %bb19 ], [ undef, %entry ]
 157   store i32 %i, ptr null, align 8
 158   %call79 = tail call fastcc i32 null(ptr %t, i32 0, i32 0, i32 0, i32 0)
 159   %idxprom666 = zext i32 %bl to i64
 160   %i20 = xor i64 %idxprom666, 87960930222080
 161   %idxprom675 = sext i32 %bx8.011941201 to i64
 162   %arrayidx676 = getelementptr %struct.BlockContext, ptr null, i64 0, i32 14, i64 %idxprom675
 163   %i21 = inttoptr i64 %i20 to ptr
 164   %_msld1414 = load i8, ptr %i21, align 1
 165   store i8 %_msld1414, ptr %arrayidx676, align 1
 166   ret i32 0
 167 }
 168
 169 attributes #0 = { "frame-pointer"="all" "target-cpu"="x86-64" }