[RISCV] Add shrinkwrap test cases showing gaps in current impl
[llvm-project.git] / llvm / test / CodeGen / X86 / isnan2.ll
blobfd8229d6c129d8a388298de52213766bed53c4c5
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s -mtriple=i686-- -mcpu=yonah | FileCheck %s
4 ; This should not need to materialize 0.0 to evaluate the condition.
6 define i32 @test(double %X) nounwind  {
7 ; CHECK-LABEL: test:
8 ; CHECK:       # %bb.0: # %entry
9 ; CHECK-NEXT:    movsd {{.*#+}} xmm0 = mem[0],zero
10 ; CHECK-NEXT:    xorl %eax, %eax
11 ; CHECK-NEXT:    ucomisd %xmm0, %xmm0
12 ; CHECK-NEXT:    setp %al
13 ; CHECK-NEXT:    retl
14 entry:
15         %tmp6 = fcmp uno double %X, 0.000000e+00                ; <i1> [#uses=1]
16         %tmp67 = zext i1 %tmp6 to i32           ; <i32> [#uses=1]
17         ret i32 %tmp67