[RISCV] Add shrinkwrap test cases showing gaps in current impl
[llvm-project.git] / llvm / test / CodeGen / X86 / negate.ll
blob38751d954b05e0a0d81136f14605f2e85d4c8f85
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown | FileCheck %s
4 define i32 @negate_nuw(i32 %x) {
5 ; CHECK-LABEL: negate_nuw:
6 ; CHECK:       # %bb.0:
7 ; CHECK-NEXT:    xorl %eax, %eax
8 ; CHECK-NEXT:    retq
9   %neg = sub nuw i32 0, %x
10   ret i32 %neg
13 define <4 x i32> @negate_nuw_vec(<4 x i32> %x) {
14 ; CHECK-LABEL: negate_nuw_vec:
15 ; CHECK:       # %bb.0:
16 ; CHECK-NEXT:    xorps %xmm0, %xmm0
17 ; CHECK-NEXT:    retq
18   %neg = sub nuw <4 x i32> zeroinitializer, %x
19   ret <4 x i32> %neg
22 define i8 @negate_zero_or_minsigned_nsw(i8 %x) {
23 ; CHECK-LABEL: negate_zero_or_minsigned_nsw:
24 ; CHECK:       # %bb.0:
25 ; CHECK-NEXT:    xorl %eax, %eax
26 ; CHECK-NEXT:    retq
27   %signbit = and i8 %x, 128
28   %neg = sub nsw i8 0, %signbit
29   ret i8 %neg
32 define <4 x i32> @negate_zero_or_minsigned_nsw_vec(<4 x i32> %x) {
33 ; CHECK-LABEL: negate_zero_or_minsigned_nsw_vec:
34 ; CHECK:       # %bb.0:
35 ; CHECK-NEXT:    xorps %xmm0, %xmm0
36 ; CHECK-NEXT:    retq
37   %signbit = shl <4 x i32> %x, <i32 31, i32 31, i32 31, i32 31>
38   %neg = sub nsw <4 x i32> zeroinitializer, %signbit
39   ret <4 x i32> %neg
42 define i8 @negate_zero_or_minsigned(i8 %x) {
43 ; CHECK-LABEL: negate_zero_or_minsigned:
44 ; CHECK:       # %bb.0:
45 ; CHECK-NEXT:    movl %edi, %eax
46 ; CHECK-NEXT:    shlb $7, %al
47 ; CHECK-NEXT:    # kill: def $al killed $al killed $eax
48 ; CHECK-NEXT:    retq
49   %signbit = shl i8 %x, 7
50   %neg = sub i8 0, %signbit
51   ret i8 %neg
54 define <4 x i32> @negate_zero_or_minsigned_vec(<4 x i32> %x) {
55 ; CHECK-LABEL: negate_zero_or_minsigned_vec:
56 ; CHECK:       # %bb.0:
57 ; CHECK-NEXT:    andps {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0
58 ; CHECK-NEXT:    retq
59   %signbit = and <4 x i32> %x, <i32 2147483648, i32 2147483648, i32 2147483648, i32 2147483648>
60   %neg = sub <4 x i32> zeroinitializer, %signbit
61   ret <4 x i32> %neg