[RISCV] Add shrinkwrap test cases showing gaps in current impl
[llvm-project.git] / llvm / test / CodeGen / X86 / pr97968.ll
blobc8a0536ac431692b691e9508d29b5009f1c4706f
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s -mtriple=x86_64-- -mcpu=znver4 | FileCheck %s
4 define <2 x i32> @PR97968(<16 x i32> %a0) {
5 ; CHECK-LABEL: PR97968:
6 ; CHECK:       # %bb.0:
7 ; CHECK-NEXT:    vmovddup {{.*#+}} xmm1 = [2,7,2,7]
8 ; CHECK-NEXT:    # xmm1 = mem[0,0]
9 ; CHECK-NEXT:    vpermps %zmm0, %zmm1, %zmm0
10 ; CHECK-NEXT:    # kill: def $xmm0 killed $xmm0 killed $zmm0
11 ; CHECK-NEXT:    vzeroupper
12 ; CHECK-NEXT:    retq
13   %sub0 = shufflevector <16 x i32> %a0, <16 x i32> poison, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
14   %sub1 = shufflevector <16 x i32> %a0, <16 x i32> poison, <4 x i32> <i32 4, i32 5, i32 6, i32 7>
15   %elt0 = extractelement <4 x i32> %sub0, i64 2
16   %elt7 = extractelement <4 x i32> %sub1, i64 3
17   %scl0 = insertelement <2 x i32> undef, i32 %elt0, i32 0
18   %scl1 = insertelement <2 x i32> %scl0, i32 %elt7, i32 1
19   ret <2 x i32> %scl1