[RISCV] Add shrinkwrap test cases showing gaps in current impl
[llvm-project.git] / llvm / test / CodeGen / X86 / x86-64-arg.ll
blobf23b7f864d10b3012f877f49d8ad4d0d991d720d
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s | FileCheck %s
4 ; The input value is already sign extended, don't re-extend it.
5 ; This testcase corresponds to:
6 ;   int test(short X) { return (int)X; }
8 target datalayout = "e-p:64:64"
9 target triple = "x86_64-apple-darwin8"
12 define i32 @test(i16 signext  %X) {
13 ; CHECK-LABEL: test:
14 ; CHECK:       ## %bb.0: ## %entry
15 ; CHECK-NEXT:    movl %edi, %eax
16 ; CHECK-NEXT:    retq
17 entry:
18         %tmp12 = sext i16 %X to i32             ; <i32> [#uses=1]
19         ret i32 %tmp12