llvm/test/MC/AMDGPU/vop3-convert.s

   1 // RUN: not llvm-mc -triple=amdgcn -mcpu=tahiti -show-encoding %s | FileCheck %s --check-prefixes=GCN,SICI
   2 // RUN: not llvm-mc -triple=amdgcn -mcpu=bonaire -show-encoding %s | FileCheck %s --check-prefixes=GCN,SICI
   3 // RUN: not llvm-mc -triple=amdgcn -mcpu=tonga -show-encoding %s | FileCheck %s --check-prefixes=GCN,VI
   4
   5 // RUN: not llvm-mc -triple=amdgcn -mcpu=tahiti %s 2>&1 | FileCheck %s --check-prefix=NOSICI --implicit-check-not=error:
   6 // RUN: not llvm-mc -triple=amdgcn -mcpu=bonaire %s 2>&1 | FileCheck %s --check-prefix=NOSICI --implicit-check-not=error:
   7 // RUN: not llvm-mc -triple=amdgcn -mcpu=tonga %s 2>&1 | FileCheck %s -check-prefix=NOVI --implicit-check-not=error:
   8
   9 v_mov_b32 [v1], [v2]
  10 // GCN:  v_mov_b32_e32 v1, v2 ; encoding: [0x02,0x03,0x02,0x7e]
  11
  12 v_mov_b32 v0, 0.5
  13 // GCN: v_mov_b32_e32 v0, 0.5 ; encoding: [0xf0,0x02,0x00,0x7e]
  14
  15 v_mov_b32_e32 v0, 3.125
  16 // GCN: v_mov_b32_e32 v0, 0x40480000 ; encoding: [0xff,0x02,0x00,0x7e,0x00,0x00,0x48,0x40]
  17
  18 v_mov_b32     v1, ttmp8
  19 // SICI: v_mov_b32_e32 v1, ttmp8         ; encoding: [0x78,0x02,0x02,0x7e]
  20 // VI:   v_mov_b32_e32 v1, ttmp8         ; encoding: [0x78,0x02,0x02,0x7e]
  21
  22 // GCN: v_mov_b32_e32 v1, v2 ; encoding: [0x02,0x03,0x02,0x7e]
  23 v_mov_b32 v1, v2
  24
  25 // SICI: v_not_b32_e32 v1, v2 ; encoding: [0x02,0x6f,0x02,0x7e]
  26 // VI:   v_not_b32_e32 v1, v2 ; encoding: [0x02,0x57,0x02,0x7e]
  27 v_not_b32 v1, v2
  28
  29 // SICI: v_bfrev_b32_e32 v1, v2 ; encoding: [0x02,0x71,0x02,0x7e]
  30 // VI:   v_bfrev_b32_e32 v1, v2 ; encoding: [0x02,0x59,0x02,0x7e]
  31 v_bfrev_b32 v1, v2
  32
  33 // SICI: v_ffbh_u32_e32 v1, v2 ; encoding: [0x02,0x73,0x02,0x7e]
  34 // VI:   v_ffbh_u32_e32 v1, v2 ; encoding: [0x02,0x5b,0x02,0x7e]
  35 v_ffbh_u32 v1, v2
  36
  37 // SICI: v_ffbl_b32_e32 v1, v2 ; encoding: [0x02,0x75,0x02,0x7e]
  38 // VI:   v_ffbl_b32_e32 v1, v2 ; encoding: [0x02,0x5d,0x02,0x7e]
  39 v_ffbl_b32 v1, v2
  40
  41 // SICI: v_ffbh_i32_e32 v1, v2 ; encoding: [0x02,0x77,0x02,0x7e]
  42 // VI:   v_ffbh_i32_e32 v1, v2 ; encoding: [0x02,0x5f,0x02,0x7e]
  43 v_ffbh_i32_e32 v1, v2
  44
  45 // SICI: v_frexp_exp_i32_f64_e32 v1, v[2:3] ; encoding: [0x02,0x79,0x02,0x7e]
  46 // VI:   v_frexp_exp_i32_f64_e32 v1, v[2:3] ; encoding: [0x02,0x61,0x02,0x7e]
  47 v_frexp_exp_i32_f64 v1, v[2:3]
  48
  49 // SICI: v_frexp_mant_f64_e32 v[1:2], v[2:3] ; encoding: [0x02,0x7b,0x02,0x7e]
  50 // VI:   v_frexp_mant_f64_e32 v[1:2], v[2:3] ; encoding: [0x02,0x63,0x02,0x7e]
  51 v_frexp_mant_f64 v[1:2], v[2:3]
  52
  53 // SICI: v_fract_f64_e32 v[1:2], v[2:3] ; encoding: [0x02,0x7d,0x02,0x7e]
  54 // VI:   v_fract_f64_e32 v[1:2], v[2:3] ; encoding: [0x02,0x65,0x02,0x7e]
  55 v_fract_f64 v[1:2], v[2:3]
  56
  57 // SICI: v_frexp_exp_i32_f32_e32 v1, v2 ; encoding: [0x02,0x7f,0x02,0x7e]
  58 // VI:   v_frexp_exp_i32_f32_e32 v1, v2 ; encoding: [0x02,0x67,0x02,0x7e]
  59 v_frexp_exp_i32_f32 v1, v2
  60
  61 // SICI: v_frexp_mant_f32_e32 v1, v2 ; encoding: [0x02,0x81,0x02,0x7e]
  62 // VI:   v_frexp_mant_f32_e32 v1, v2 ; encoding: [0x02,0x69,0x02,0x7e]
  63 v_frexp_mant_f32 v1, v2
  64
  65 // SICI: v_clrexcp ; encoding: [0x00,0x82,0x00,0x7e]
  66 // VI:   v_clrexcp ; encoding: [0x00,0x6a,0x00,0x7e]
  67 v_clrexcp
  68
  69 // SICI: v_movreld_b32_e32 v1, v2 ; encoding: [0x02,0x85,0x02,0x7e]
  70 // VI:   v_movreld_b32_e32 v1, v2 ; encoding: [0x02,0x6d,0x02,0x7e]
  71 v_movreld_b32 v1, v2
  72
  73 // SICI: v_movrels_b32_e32 v1, v2 ; encoding: [0x02,0x87,0x02,0x7e]
  74 // VI:   v_movrels_b32_e32 v1, v2 ; encoding: [0x02,0x6f,0x02,0x7e]
  75 v_movrels_b32 v1, v2
  76
  77 // SICI: v_movrelsd_b32_e32 v1, v2 ; encoding: [0x02,0x89,0x02,0x7e]
  78 // VI:   v_movrelsd_b32_e32 v1, v2 ; encoding: [0x02,0x71,0x02,0x7e]
  79 v_movrelsd_b32 v1, v2
  80
  81 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
  82 // NOSICI: v_cvt_f16_u16 v1, v2
  83 // VI: v_cvt_f16_u16_e32 v1, v2 ; encoding: [0x02,0x73,0x02,0x7e]
  84 v_cvt_f16_u16 v1, v2
  85
  86 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
  87 // NOSICI: v_cvt_f16_i16 v1, v2
  88 // VI: v_cvt_f16_i16_e32 v1, v2 ; encoding: [0x02,0x75,0x02,0x7e]
  89 v_cvt_f16_i16 v1, v2
  90
  91 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
  92 // NOSICI: v_cvt_u16_f16 v1, v2
  93 // VI: v_cvt_u16_f16_e32 v1, v2 ; encoding: [0x02,0x77,0x02,0x7e]
  94 v_cvt_u16_f16 v1, v2
  95
  96 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
  97 // NOSICI: v_cvt_i16_f16 v1, v2
  98 // VI: v_cvt_i16_f16_e32 v1, v2 ; encoding: [0x02,0x79,0x02,0x7e]
  99 v_cvt_i16_f16 v1, v2
 100
 101 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 102 // NOSICI: v_rcp_f16 v1, v2
 103 // VI: v_rcp_f16_e32 v1, v2 ; encoding: [0x02,0x7b,0x02,0x7e]
 104 v_rcp_f16 v1, v2
 105
 106 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 107 // NOSICI: v_sqrt_f16 v1, v2
 108 // VI: v_sqrt_f16_e32 v1, v2 ; encoding: [0x02,0x7d,0x02,0x7e]
 109 v_sqrt_f16 v1, v2
 110
 111 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 112 // NOSICI: v_rsq_f16 v1, v2
 113 // VI: v_rsq_f16_e32 v1, v2 ; encoding: [0x02,0x7f,0x02,0x7e]
 114 v_rsq_f16 v1, v2
 115
 116 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 117 // NOSICI: v_log_f16 v1, v2
 118 // VI: v_log_f16_e32 v1, v2 ; encoding: [0x02,0x81,0x02,0x7e]
 119 v_log_f16 v1, v2
 120
 121 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 122 // NOSICI: v_exp_f16 v1, v2
 123 // VI: v_exp_f16_e32 v1, v2 ; encoding: [0x02,0x83,0x02,0x7e]
 124 v_exp_f16 v1, v2
 125
 126 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 127 // NOSICI: v_frexp_mant_f16 v1, v2
 128 // VI: v_frexp_mant_f16_e32 v1, v2 ; encoding: [0x02,0x85,0x02,0x7e]
 129 v_frexp_mant_f16 v1, v2
 130
 131 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 132 // NOSICI: v_frexp_exp_i16_f16 v1, v2
 133 // VI: v_frexp_exp_i16_f16_e32 v1, v2 ; encoding: [0x02,0x87,0x02,0x7e]
 134 v_frexp_exp_i16_f16 v1, v2
 135
 136 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 137 // NOSICI: v_floor_f16 v1, v2
 138 // VI: v_floor_f16_e32 v1, v2 ; encoding: [0x02,0x89,0x02,0x7e]
 139 v_floor_f16 v1, v2
 140
 141 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 142 // NOSICI: v_ceil_f16 v1, v2
 143 // VI: v_ceil_f16_e32 v1, v2 ; encoding: [0x02,0x8b,0x02,0x7e]
 144 v_ceil_f16 v1, v2
 145
 146 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 147 // NOSICI: v_trunc_f16 v1, v2
 148 // VI: v_trunc_f16_e32 v1, v2 ; encoding: [0x02,0x8d,0x02,0x7e]
 149 v_trunc_f16 v1, v2
 150
 151 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 152 // NOSICI: v_rndne_f16 v1, v2
 153 // VI: v_rndne_f16_e32 v1, v2 ; encoding: [0x02,0x8f,0x02,0x7e]
 154 v_rndne_f16 v1, v2
 155
 156 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 157 // NOSICI: v_fract_f16 v1, v2
 158 // VI: v_fract_f16_e32 v1, v2 ; encoding: [0x02,0x91,0x02,0x7e]
 159 v_fract_f16 v1, v2
 160
 161 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 162 // NOSICI: v_sin_f16 v1, v2
 163 // VI: v_sin_f16_e32 v1, v2 ; encoding: [0x02,0x93,0x02,0x7e]
 164 v_sin_f16 v1, v2
 165
 166 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 167 // NOSICI: v_cos_f16 v1, v2
 168 // VI: v_cos_f16_e32 v1, v2 ; encoding: [0x02,0x95,0x02,0x7e]
 169 v_cos_f16 v1, v2
 170
 171 // src0 inline
 172 // SICI: v_mul_i32_i24_e32 v1, 3, v3 ; encoding: [0x83,0x06,0x02,0x12]
 173 v_mul_i32_i24 v1, 3, v3
 174
 175 // src0 negative inline
 176 // SICI: v_mul_i32_i24_e32 v1, -3, v3 ; encoding: [0xc3,0x06,0x02,0x12]
 177 v_mul_i32_i24 v1, -3, v3
 178
 179 // src1 inline
 180 // SICI: v_mul_i32_i24_e64 v1, v2, 3 ; encoding: [0x01,0x00,0x12,0xd2,0x02,0x07,0x01,0x00]
 181 v_mul_i32_i24 v1, v2, 3
 182
 183 // src1 negative inline
 184 // SICI: v_mul_i32_i24_e64 v1, v2, -3 ; encoding: [0x01,0x00,0x12,0xd2,0x02,0x87,0x01,0x00]
 185 v_mul_i32_i24 v1, v2, -3
 186
 187 // GCN: v_cvt_flr_i32_f32_e32 v1, v2 ; encoding: [0x02,0x1b,0x02,0x7e]
 188 v_cvt_flr_i32_f32 v1, v2
 189
 190 // GCN: v_cvt_off_f32_i4_e32 v1, v2 ; encoding: [0x02,0x1d,0x02,0x7e]
 191 v_cvt_off_f32_i4_e32 v1, v2
 192
 193 // GCN: v_cvt_f32_f64_e32 v1, v[2:3] ; encoding: [0x02,0x1f,0x02,0x7e]
 194 v_cvt_f32_f64 v1, v[2:3]
 195
 196 // GCN: v_cvt_f64_f32_e32 v[1:2], v2 ; encoding: [0x02,0x21,0x02,0x7e]
 197 v_cvt_f64_f32 v[1:2], v2
 198
 199 // GCN: v_cvt_f32_ubyte0_e32 v1, v2 ; encoding: [0x02,0x23,0x02,0x7e]
 200 v_cvt_f32_ubyte0 v1, v2
 201
 202 // GCN: v_cvt_f32_ubyte1_e32 v1, v2 ; encoding: [0x02,0x25,0x02,0x7e]
 203 v_cvt_f32_ubyte1_e32 v1, v2
 204
 205 // GCN: v_cvt_f32_ubyte2_e32 v1, v2 ; encoding: [0x02,0x27,0x02,0x7e]
 206 v_cvt_f32_ubyte2 v1, v2
 207
 208 // GCN: v_cvt_f32_ubyte3_e32 v1, v2 ; encoding: [0x02,0x29,0x02,0x7e]
 209 v_cvt_f32_ubyte3 v1, v2
 210
 211 // GCN: v_cvt_u32_f64_e32 v1, v[2:3] ; encoding: [0x02,0x2b,0x02,0x7e]
 212 v_cvt_u32_f64 v1, v[2:3]
 213
 214 // GCN: v_cvt_f64_u32_e32 v[1:2], v2 ; encoding: [0x02,0x2d,0x02,0x7e]
 215 v_cvt_f64_u32 v[1:2], v2
 216
 217 // SICI: v_mul_i32_i24_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x12]
 218 // VI:   v_mul_i32_i24_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x0c]
 219 v_mul_i32_i24 v1, v2, v3
 220
 221 // SICI: v_mul_hi_i32_i24_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x14]
 222 // VI:   v_mul_hi_i32_i24_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x0e]
 223 v_mul_hi_i32_i24 v1, v2, v3
 224
 225 // SICI: v_mul_u32_u24_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x16]
 226 // VI:   v_mul_u32_u24_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x10]
 227 v_mul_u32_u24 v1, v2, v3
 228
 229 // SICI: v_mul_hi_u32_u24_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x18]
 230 // VI:   v_mul_hi_u32_u24_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x12]
 231 v_mul_hi_u32_u24 v1, v2, v3
 232
 233 // SICI: v_min_i32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x22]
 234 // VI:   v_min_i32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x18]
 235 v_min_i32 v1, v2, v3
 236
 237 // SICI: v_max_i32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x24]
 238 // VI:   v_max_i32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x1a]
 239 v_max_i32 v1, v2, v3
 240
 241 // SICI: v_min_u32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x26]
 242 // VI:   v_min_u32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x1c]
 243 v_min_u32 v1, v2, v3
 244
 245 // SICI: v_max_u32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x28]
 246 // VI:   v_max_u32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x1e]
 247 v_max_u32 v1, v2, v3
 248
 249 // SICI: v_lshr_b32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x2a]
 250 // NOVI: :[[@LINE+2]]:{{[0-9]+}}: error: instruction not supported on this GPU
 251 // NOVI: v_lshr_b32 v1, v2, v3
 252 v_lshr_b32 v1, v2, v3
 253
 254 // SICI: v_lshrrev_b32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x2c]
 255 // VI:   v_lshrrev_b32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x20]
 256 v_lshrrev_b32 v1, v2, v3
 257
 258 // SICI: v_ashr_i32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x2e]
 259 // NOVI: :[[@LINE+2]]:{{[0-9]+}}: error: instruction not supported on this GPU
 260 // NOVI: v_ashr_i32 v1, v2, v3
 261 v_ashr_i32 v1, v2, v3
 262
 263 // SICI: v_ashrrev_i32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x30]
 264 // VI:   v_ashrrev_i32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x22]
 265 v_ashrrev_i32 v1, v2, v3
 266
 267 // SICI: v_lshl_b32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x32]
 268 // NOVI: :[[@LINE+2]]:{{[0-9]+}}: error: instruction not supported on this GPU
 269 // NOVI: v_lshl_b32_e32 v1, v2, v3
 270 v_lshl_b32_e32 v1, v2, v3
 271
 272 // SICI: v_lshlrev_b32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x34]
 273 // VI:   v_lshlrev_b32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x24]
 274 v_lshlrev_b32 v1, v2, v3
 275
 276 // SICI: v_and_b32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x36]
 277 // VI:   v_and_b32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x26]
 278 v_and_b32 v1, v2, v3
 279
 280 // SICI: v_or_b32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x38]
 281 // VI:   v_or_b32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x28]
 282 v_or_b32 v1, v2, v3
 283
 284 // SICI: v_xor_b32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x3a]
 285 // VI:   v_xor_b32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x2a]
 286 v_xor_b32 v1, v2, v3
 287
 288 // SICI: v_bfm_b32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x3c]
 289 // VI:   v_bfm_b32 v1, v2, v3 ; encoding: [0x01,0x00,0x93,0xd2,0x02,0x07,0x02,0x00]
 290 v_bfm_b32 v1, v2, v3
 291
 292 // SICI: v_bcnt_u32_b32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x44]
 293 // VI:   v_bcnt_u32_b32 v1, v2, v3 ; encoding: [0x01,0x00,0x8b,0xd2,0x02,0x07,0x02,0x00]
 294 v_bcnt_u32_b32 v1, v2, v3
 295
 296 // SICI: v_mbcnt_lo_u32_b32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x46]
 297 // VI:   v_mbcnt_lo_u32_b32 v1, v2, v3 ; encoding: [0x01,0x00,0x8c,0xd2,0x02,0x07,0x02,0x00]
 298 v_mbcnt_lo_u32_b32 v1, v2, v3
 299
 300 // SICI: v_mbcnt_hi_u32_b32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x48]
 301 // VI:   v_mbcnt_hi_u32_b32 v1, v2, v3 ; encoding: [0x01,0x00,0x8d,0xd2,0x02,0x07,0x02,0x00]
 302 v_mbcnt_hi_u32_b32 v1, v2, v3
 303
 304 // SICI: v_cvt_pk_u16_u32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x60]
 305 // VI:   v_cvt_pk_u16_u32 v1, v2, v3 ; encoding: [0x01,0x00,0x97,0xd2,0x02,0x07,0x02,0x00]
 306 v_cvt_pk_u16_u32 v1, v2, v3
 307
 308 // SICI: v_cvt_pk_i16_i32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x62]
 309 // VI:   v_cvt_pk_i16_i32 v1, v2, v3 ; encoding: [0x01,0x00,0x98,0xd2,0x02,0x07,0x02,0x00]
 310 v_cvt_pk_i16_i32 v1, v2, v3
 311
 312 // SICI: v_bfm_b32_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x3c]
 313 // VI:   v_bfm_b32 v1, v2, v3 ; encoding: [0x01,0x00,0x93,0xd2,0x02,0x07,0x02,0x00]
 314 v_bfm_b32 v1, v2, v3
 315
 316 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 317 // NOSICI: v_add_f16 v1, v2, v3
 318 // VI:     v_add_f16_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x3e]
 319 v_add_f16 v1, v2, v3
 320
 321 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 322 // NOSICI: v_sub_f16 v1, v2, v3
 323 // VI:     v_sub_f16_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x40]
 324 v_sub_f16 v1, v2, v3
 325
 326 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 327 // NOSICI: v_subrev_f16 v1, v2, v3
 328 // VI:     v_subrev_f16_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x42]
 329 v_subrev_f16 v1, v2, v3
 330
 331 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 332 // NOSICI: v_mul_f16 v1, v2, v3
 333 // VI:     v_mul_f16_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x44]
 334 v_mul_f16 v1, v2, v3
 335
 336 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 337 // NOSICI: v_mac_f16 v1, v2, v3
 338 // VI:     v_mac_f16_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x46]
 339 v_mac_f16 v1, v2, v3
 340
 341 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 342 // NOSICI: v_add_u16 v1, v2, v3
 343 // VI:     v_add_u16_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x4c]
 344 v_add_u16 v1, v2, v3
 345
 346 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 347 // NOSICI: v_sub_u16 v1, v2, v3
 348 // VI:     v_sub_u16_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x4e]
 349 v_sub_u16 v1, v2, v3
 350
 351 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 352 // NOSICI: v_subrev_u16 v1, v2, v3
 353 // VI:     v_subrev_u16_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x50]
 354 v_subrev_u16 v1, v2, v3
 355
 356 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 357 // NOSICI: v_mul_lo_u16 v1, v2, v3
 358 // VI:     v_mul_lo_u16_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x52]
 359 v_mul_lo_u16 v1, v2, v3
 360
 361 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 362 // NOSICI: v_lshlrev_b16 v1, v2, v3
 363 // VI:     v_lshlrev_b16_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x54]
 364 v_lshlrev_b16 v1, v2, v3
 365
 366 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 367 // NOSICI: v_lshrrev_b16 v1, v2, v3
 368 // VI: v_lshrrev_b16_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x56]
 369 v_lshrrev_b16 v1, v2, v3
 370
 371 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 372 // NOSICI: v_ashrrev_i16 v1, v2, v3
 373 // VI:     v_ashrrev_i16_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x58]
 374 v_ashrrev_i16 v1, v2, v3
 375
 376 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 377 // NOSICI: v_max_f16 v1, v2, v3
 378 // VI:     v_max_f16_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x5a]
 379 v_max_f16 v1, v2, v3
 380
 381 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 382 // NOSICI: v_min_f16 v1, v2, v3
 383 // VI:     v_min_f16_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x5c]
 384 v_min_f16 v1, v2, v3
 385
 386 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 387 // NOSICI: v_max_u16 v1, v2, v3
 388 // VI:     v_max_u16_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x5e]
 389 v_max_u16 v1, v2, v3
 390
 391 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 392 // NOSICI: v_max_i16 v1, v2, v3
 393 // VI:     v_max_i16_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x60]
 394 v_max_i16 v1, v2, v3
 395
 396 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 397 // NOSICI: v_min_u16 v1, v2, v3
 398 // VI:     v_min_u16_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x62]
 399 v_min_u16 v1, v2, v3
 400
 401 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 402 // NOSICI: v_min_i16 v1, v2, v3
 403 // VI:     v_min_i16_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x64]
 404 v_min_i16 v1, v2, v3
 405
 406 // NOSICI: :[[@LINE+3]]:{{[0-9]+}}: error: instruction not supported on this GPU
 407 // NOSICI: v_ldexp_f16 v1, v2, v3
 408 // VI:     v_ldexp_f16_e32 v1, v2, v3 ; encoding: [0x02,0x07,0x02,0x66]
 409 v_ldexp_f16 v1, v2, v3