[RISCV] Add ESWIN EIC770X (SiFive P550) to getHostCPUNameForRISCV. (#125277)
[llvm-project.git] / llvm / test / MC / Disassembler / AArch64 / armv8.6a-fgt.txt
blob5b8d8170145fe5e14a6f9c9ead80dea70e1a697f
1 # RUN: llvm-mc -triple=aarch64  -mattr=+fgt -disassemble < %s      | FileCheck %s
2 # RUN: llvm-mc -triple=aarch64              -disassemble < %s 2>&1 | FileCheck %s --check-prefix=NOFGT
4 [0x80,0x11,0x1c,0xd5]
5 [0xa0,0x11,0x1c,0xd5]
6 [0xc0,0x11,0x1c,0xd5]
7 [0x80,0x31,0x1c,0xd5]
8 [0xa0,0x31,0x1c,0xd5]
9 [0xc0,0x31,0x1c,0xd5]
11 # CHECK: msr HFGRTR_EL2, x0
12 # CHECK: msr HFGWTR_EL2, x0
13 # CHECK: msr HFGITR_EL2, x0
14 # CHECK: msr HDFGRTR_EL2, x0
15 # CHECK: msr HDFGWTR_EL2, x0
16 # CHECK: msr HAFGRTR_EL2, x0
17 # NOFGT: msr S3_4_C1_C1_4, x0
18 # NOFGT: msr S3_4_C1_C1_5, x0
19 # NOFGT: msr S3_4_C1_C1_6, x0
20 # NOFGT: msr S3_4_C3_C1_4, x0
21 # NOFGT: msr S3_4_C3_C1_5, x0
22 # NOFGT: msr S3_4_C3_C1_6, x0
24 [0x80,0x11,0x3c,0xd5]
25 [0xa0,0x11,0x3c,0xd5]
26 [0xc0,0x11,0x3c,0xd5]
27 [0x80,0x31,0x3c,0xd5]
28 [0xa0,0x31,0x3c,0xd5]
29 [0xc0,0x31,0x3c,0xd5]
31 # CHECK: mrs x0, HFGRTR_EL2
32 # CHECK: mrs x0, HFGWTR_EL2
33 # CHECK: mrs x0, HFGITR_EL2
34 # CHECK: mrs x0, HDFGRTR_EL2
35 # CHECK: mrs x0, HDFGWTR_EL2
36 # CHECK: mrs x0, HAFGRTR_EL2
37 # NOFGT: mrs x0, S3_4_C1_C1_4
38 # NOFGT: mrs x0, S3_4_C1_C1_5
39 # NOFGT: mrs x0, S3_4_C1_C1_6
40 # NOFGT: mrs x0, S3_4_C3_C1_4
41 # NOFGT: mrs x0, S3_4_C3_C1_5
42 # NOFGT: mrs x0, S3_4_C3_C1_6
44 [0x03,0x31,0x3c,0xd5]
45 [0x23,0x31,0x3c,0xd5]
46 [0x43,0x31,0x3c,0xd5]
47 [0x63,0x31,0x3c,0xd5]
48 [0xe3,0x31,0x3c,0xd5]
49 # CHECK: mrs x3, HDFGRTR2_EL2
50 # CHECK: mrs x3, HDFGWTR2_EL2
51 # CHECK: mrs x3, HFGRTR2_EL2
52 # CHECK: mrs x3, HFGWTR2_EL2
53 # CHECK: mrs x3, HFGITR2_EL2
54 # NOFGT: mrs x3, S3_4_C3_C1_0
55 # NOFGT: mrs x3, S3_4_C3_C1_1
56 # NOFGT: mrs x3, S3_4_C3_C1_2
57 # NOFGT: mrs x3, S3_4_C3_C1_3
58 # NOFGT: mrs x3, S3_4_C3_C1_7
61 [0x03,0x31,0x1c,0xd5]
62 [0x23,0x31,0x1c,0xd5]
63 [0x43,0x31,0x1c,0xd5]
64 [0x63,0x31,0x1c,0xd5]
65 [0xe3,0x31,0x1c,0xd5]
66 # CHECK: msr HDFGRTR2_EL2, x3
67 # CHECK: msr HDFGWTR2_EL2, x3
68 # CHECK: msr HFGRTR2_EL2, x3
69 # CHECK: msr HFGWTR2_EL2, x3
70 # CHECK: msr HFGITR2_EL2, x3
71 # NOFGT: msr S3_4_C3_C1_0, x3
72 # NOFGT: msr S3_4_C3_C1_1, x3
73 # NOFGT: msr S3_4_C3_C1_2, x3
74 # NOFGT: msr S3_4_C3_C1_3, x3
75 # NOFGT: msr S3_4_C3_C1_7, x3