[RISCV] Check isFixedLengthVector before calling getVectorNumElements in getSingleShu...
[llvm-project.git] / llvm / test / TableGen / multiple-type-casts-patfrags.td
blobc4b4b62995fdb31271658806009007dd19c554a6
1 // RUN: llvm-tblgen -gen-dag-isel -I %p/../../include -I %p/Common %s | FileCheck -check-prefix=SDAG %s
2 // RUN: llvm-tblgen -gen-global-isel -optimize-match-table=false -warn-on-skipped-patterns -I %p/../../include -I %p/Common %s -o - < %s | FileCheck -check-prefix=GISEL %s
4 include "llvm/Target/Target.td"
5 include "GlobalISelEmitterCommon.td"
7 def REG : Register<"REG">;
8 def GPR : RegisterClass<"MyTarget", [i16, i32], 32, (add REG)>;
10 def int_foo : Intrinsic<[llvm_anyint_ty, llvm_anyint_ty], []>;
12 def INSTR_FOO_I16_I32 : Instruction {
13   let OutOperandList = (outs GPR:$a, GPR:$b);
14   let InOperandList = (ins);
16 def INSTR_FOO_I32_I16 : Instruction {
17   let OutOperandList = (outs GPR:$a, GPR:$b);
18   let InOperandList = (ins);
21 // SDAG: 7*/ OPC_SwitchType {{.*}}, 10, /*MVT::i16*/6
22 // SDAG: OPC_CheckTypeRes, 1, /*MVT::i32*/7
23 // SDAG: OPC_MorphNodeTo2Chain, TARGET_VAL(::INSTR_FOO_I16_I32)
25 // GISEL: GIM_RootCheckType, /*Op*/0, /*Type*/GILLT_s16
26 // GISEL: GIM_RootCheckType, /*Op*/1, /*Type*/GILLT_s32
27 // GISEL: GIR_BuildRootMI, /*Opcode*/GIMT_Encode2(::INSTR_FOO_I16_I32)
28 def : Pat<([i16, i32] (int_foo)), ([i16, i32] (INSTR_FOO_I16_I32))>;
30 // SDAG: 20*/ /*SwitchType*/ {{.*}} /*MVT::i32*/7
31 // SDAG: OPC_CheckTypeRes, 1, /*MVT::i16*/6
32 // SDAG: OPC_MorphNodeTo2Chain, TARGET_VAL(::INSTR_FOO_I32_I16)
34 // GISEL: GIM_RootCheckType, /*Op*/0, /*Type*/GILLT_s32
35 // GISEL: GIM_RootCheckType, /*Op*/1, /*Type*/GILLT_s16
36 // GISEL: GIR_BuildRootMI, /*Opcode*/GIMT_Encode2(::INSTR_FOO_I32_I16)
37 def : Pat<([i32, i16] (int_foo)), ([i32, i16] (INSTR_FOO_I32_I16))>;