[RISCV] Reduce redundancy in vnsrl tests
[llvm-project.git] / llvm / test / Transforms / InstCombine / scalable-vector-array.ll
blob20e9f2d99dd9a220bb758d231e92c562c4e94ea5
1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py UTC_ARGS: --version 2
2 ; RUN: opt -passes=instcombine -S < %s | FileCheck %s
4 define <vscale x 4 x i32> @load(ptr %x) {
5 ; CHECK-LABEL: define <vscale x 4 x i32> @load
6 ; CHECK-SAME: (ptr [[X:%.*]]) {
7 ; CHECK-NEXT:    [[TMP1:%.*]] = call i64 @llvm.vscale.i64()
8 ; CHECK-NEXT:    [[TMP2:%.*]] = shl i64 [[TMP1]], 4
9 ; CHECK-NEXT:    [[A_ELT1:%.*]] = getelementptr inbounds i8, ptr [[X]], i64 [[TMP2]]
10 ; CHECK-NEXT:    [[A_UNPACK2:%.*]] = load <vscale x 4 x i32>, ptr [[A_ELT1]], align 16
11 ; CHECK-NEXT:    ret <vscale x 4 x i32> [[A_UNPACK2]]
13   %a = load [2 x <vscale x 4 x i32>], ptr %x
14   %b = extractvalue [2 x <vscale x 4 x i32>] %a, 1
15   ret <vscale x 4 x i32> %b
18 define void @store(ptr %x, <vscale x 4 x i32> %y, <vscale x 4 x i32> %z) {
19 ; CHECK-LABEL: define void @store
20 ; CHECK-SAME: (ptr [[X:%.*]], <vscale x 4 x i32> [[Y:%.*]], <vscale x 4 x i32> [[Z:%.*]]) {
21 ; CHECK-NEXT:    store <vscale x 4 x i32> [[Y]], ptr [[X]], align 16
22 ; CHECK-NEXT:    [[TMP1:%.*]] = call i64 @llvm.vscale.i64()
23 ; CHECK-NEXT:    [[TMP2:%.*]] = shl i64 [[TMP1]], 4
24 ; CHECK-NEXT:    [[X_REPACK1:%.*]] = getelementptr inbounds i8, ptr [[X]], i64 [[TMP2]]
25 ; CHECK-NEXT:    store <vscale x 4 x i32> [[Z]], ptr [[X_REPACK1]], align 16
26 ; CHECK-NEXT:    ret void
28   %a = insertvalue [2 x <vscale x 4 x i32>] poison, <vscale x 4 x i32> %y, 0
29   %b = insertvalue [2 x <vscale x 4 x i32>] %a, <vscale x 4 x i32> %z, 1
30   store [2 x <vscale x 4 x i32>] %b, ptr %x
31   ret void