llvm/test/Transforms/InstCombine/shift-sra.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
   2 ; RUN: opt < %s -passes=instcombine -S | FileCheck %s
   3
   4
   5 define i32 @test1(i32 %X, i8 %A) {
   6 ; CHECK-LABEL: @test1(
   7 ; CHECK-NEXT:    [[SHIFT_UPGRD_1:%.*]] = zext nneg i8 [[A:%.*]] to i32
   8 ; CHECK-NEXT:    [[Y1:%.*]] = lshr i32 [[X:%.*]], [[SHIFT_UPGRD_1]]
   9 ; CHECK-NEXT:    [[Z:%.*]] = and i32 [[Y1]], 1
  10 ; CHECK-NEXT:    ret i32 [[Z]]
  11 ;
  12   %shift.upgrd.1 = zext i8 %A to i32
  13   ; can be logical shift.
  14   %Y = ashr i32 %X, %shift.upgrd.1
  15   %Z = and i32 %Y, 1
  16   ret i32 %Z
  17 }
  18
  19 define i32 @test2(i8 %a) {
  20 ; CHECK-LABEL: @test2(
  21 ; CHECK-NEXT:    [[B:%.*]] = zext i8 [[A:%.*]] to i32
  22 ; CHECK-NEXT:    [[C:%.*]] = add nuw nsw i32 [[B]], 7
  23 ; CHECK-NEXT:    [[D:%.*]] = lshr i32 [[C]], 3
  24 ; CHECK-NEXT:    ret i32 [[D]]
  25 ;
  26   %b = zext i8 %a to i32
  27   %c = add i32 %b, 7
  28   %d = ashr i32 %c, 3
  29   ret i32 %d
  30 }
  31
  32 define i64 @test3(i1 %X, i64 %Y, i1 %Cond) {
  33 ; CHECK-LABEL: @test3(
  34 ; CHECK-NEXT:    br i1 [[COND:%.*]], label [[T:%.*]], label [[F:%.*]]
  35 ; CHECK:       T:
  36 ; CHECK-NEXT:    [[X2:%.*]] = sext i1 [[X:%.*]] to i64
  37 ; CHECK-NEXT:    br label [[C:%.*]]
  38 ; CHECK:       F:
  39 ; CHECK-NEXT:    [[Y2:%.*]] = ashr i64 [[Y:%.*]], 63
  40 ; CHECK-NEXT:    br label [[C]]
  41 ; CHECK:       C:
  42 ; CHECK-NEXT:    [[P:%.*]] = phi i64 [ [[X2]], [[T]] ], [ [[Y2]], [[F]] ]
  43 ; CHECK-NEXT:    ret i64 [[P]]
  44 ;
  45   br i1 %Cond, label %T, label %F
  46 T:
  47   %X2 = sext i1 %X to i64
  48   br label %C
  49 F:
  50   %Y2 = ashr i64 %Y, 63
  51   br label %C
  52 C:
  53   %P = phi i64 [%X2, %T], [%Y2, %F]
  54   %S = ashr i64 %P, 12
  55   ret i64 %S
  56 }
  57
  58 define i64 @test4(i1 %X, i64 %Y, i1 %Cond) {
  59 ; CHECK-LABEL: @test4(
  60 ; CHECK-NEXT:    br i1 [[COND:%.*]], label [[T:%.*]], label [[F:%.*]]
  61 ; CHECK:       T:
  62 ; CHECK-NEXT:    [[X2:%.*]] = sext i1 [[X:%.*]] to i64
  63 ; CHECK-NEXT:    br label [[C:%.*]]
  64 ; CHECK:       F:
  65 ; CHECK-NEXT:    [[Y2:%.*]] = ashr i64 [[Y:%.*]], 63
  66 ; CHECK-NEXT:    br label [[C]]
  67 ; CHECK:       C:
  68 ; CHECK-NEXT:    [[P:%.*]] = phi i64 [ [[X2]], [[T]] ], [ [[Y2]], [[F]] ]
  69 ; CHECK-NEXT:    ret i64 [[P]]
  70 ;
  71   br i1 %Cond, label %T, label %F
  72 T:
  73   %X2 = sext i1 %X to i64
  74   br label %C
  75 F:
  76   %Y2 = ashr i64 %Y, 63
  77   br label %C
  78 C:
  79   %P = phi i64 [%X2, %T], [%Y2, %F]
  80   %R = shl i64 %P, 12
  81   %S = ashr i64 %R, 12
  82   ret i64 %S
  83 }
  84
  85 ; rdar://7732987
  86 define i32 @test5(i32 %Y, i1 %c1, i1 %c2, i1 %c3) {
  87 ; CHECK-LABEL: @test5(
  88 ; CHECK-NEXT:    br i1 [[C1:%.*]], label [[A:%.*]], label [[C:%.*]]
  89 ; CHECK:       A:
  90 ; CHECK-NEXT:    br i1 [[C2:%.*]], label [[B:%.*]], label [[D:%.*]]
  91 ; CHECK:       B:
  92 ; CHECK-NEXT:    br label [[D]]
  93 ; CHECK:       C:
  94 ; CHECK-NEXT:    br i1 [[C3:%.*]], label [[D]], label [[E:%.*]]
  95 ; CHECK:       D:
  96 ; CHECK-NEXT:    [[P:%.*]] = phi i32 [ 0, [[A]] ], [ 0, [[B]] ], [ [[Y:%.*]], [[C]] ]
  97 ; CHECK-NEXT:    [[S:%.*]] = ashr i32 [[P]], 16
  98 ; CHECK-NEXT:    ret i32 [[S]]
  99 ; CHECK:       E:
 100 ; CHECK-NEXT:    ret i32 0
 101 ;
 102   br i1 %c1, label %A, label %C
 103 A:
 104   br i1 %c2, label %B, label %D
 105 B:
 106   br label %D
 107 C:
 108   br i1 %c3, label %D, label %E
 109 D:
 110   %P = phi i32 [0, %A], [0, %B], [%Y, %C]
 111   %S = ashr i32 %P, 16
 112   ret i32 %S
 113 E:
 114   ret i32 0
 115 }
 116
 117 ; (X >>s C1) >>s C2 --> X >>s (C1 + C2)
 118
 119 define i32 @ashr_ashr(i32 %x) {
 120 ; CHECK-LABEL: @ashr_ashr(
 121 ; CHECK-NEXT:    [[SH2:%.*]] = ashr i32 [[X:%.*]], 12
 122 ; CHECK-NEXT:    ret i32 [[SH2]]
 123 ;
 124   %sh1 = ashr i32 %x, 5
 125   %sh2 = ashr i32 %sh1, 7
 126   ret i32 %sh2
 127 }
 128
 129 ; PR3851
 130 ; (X >>s C1) >>s C2 --> X >>s (Bitwidth - 1)
 131
 132 define i32 @ashr_overshift(i32 %x) {
 133 ; CHECK-LABEL: @ashr_overshift(
 134 ; CHECK-NEXT:    [[SH2:%.*]] = ashr i32 [[X:%.*]], 31
 135 ; CHECK-NEXT:    ret i32 [[SH2]]
 136 ;
 137   %sh1 = ashr i32 %x, 15
 138   %sh2 = ashr i32 %sh1, 17
 139   ret i32 %sh2
 140 }
 141
 142 ; (X >>s C1) >>s C2 --> X >>s (C1 + C2)
 143
 144 define <2 x i32> @ashr_ashr_splat_vec(<2 x i32> %x) {
 145 ; CHECK-LABEL: @ashr_ashr_splat_vec(
 146 ; CHECK-NEXT:    [[SH2:%.*]] = ashr <2 x i32> [[X:%.*]], splat (i32 12)
 147 ; CHECK-NEXT:    ret <2 x i32> [[SH2]]
 148 ;
 149   %sh1 = ashr <2 x i32> %x, <i32 5, i32 5>
 150   %sh2 = ashr <2 x i32> %sh1, <i32 7, i32 7>
 151   ret <2 x i32> %sh2
 152 }
 153
 154 ; (X >>s C1) >>s C2 --> X >>s (Bitwidth - 1)
 155
 156 define <2 x i32> @ashr_overshift_splat_vec(<2 x i32> %x) {
 157 ; CHECK-LABEL: @ashr_overshift_splat_vec(
 158 ; CHECK-NEXT:    [[SH2:%.*]] = ashr <2 x i32> [[X:%.*]], splat (i32 31)
 159 ; CHECK-NEXT:    ret <2 x i32> [[SH2]]
 160 ;
 161   %sh1 = ashr <2 x i32> %x, <i32 15, i32 15>
 162   %sh2 = ashr <2 x i32> %sh1, <i32 17, i32 17>
 163   ret <2 x i32> %sh2
 164 }
 165
 166 ; ashr (sext X), C --> sext (ashr X, C')
 167
 168 define i32 @hoist_ashr_ahead_of_sext_1(i8 %x) {
 169 ; CHECK-LABEL: @hoist_ashr_ahead_of_sext_1(
 170 ; CHECK-NEXT:    [[TMP1:%.*]] = ashr i8 [[X:%.*]], 3
 171 ; CHECK-NEXT:    [[R:%.*]] = sext i8 [[TMP1]] to i32
 172 ; CHECK-NEXT:    ret i32 [[R]]
 173 ;
 174   %sext = sext i8 %x to i32
 175   %r = ashr i32 %sext, 3
 176   ret i32 %r
 177 }
 178
 179 ; ashr (sext X), C --> sext (ashr X, C')
 180
 181 define <2 x i32> @hoist_ashr_ahead_of_sext_1_splat(<2 x i8> %x) {
 182 ; CHECK-LABEL: @hoist_ashr_ahead_of_sext_1_splat(
 183 ; CHECK-NEXT:    [[TMP1:%.*]] = ashr <2 x i8> [[X:%.*]], splat (i8 3)
 184 ; CHECK-NEXT:    [[R:%.*]] = sext <2 x i8> [[TMP1]] to <2 x i32>
 185 ; CHECK-NEXT:    ret <2 x i32> [[R]]
 186 ;
 187   %sext = sext <2 x i8> %x to <2 x i32>
 188   %r = ashr <2 x i32> %sext, <i32 3, i32 3>
 189   ret <2 x i32> %r
 190 }
 191
 192 ; ashr (sext X), C --> sext (ashr X, C') -- the shift amount must be clamped
 193
 194 define i32 @hoist_ashr_ahead_of_sext_2(i8 %x) {
 195 ; CHECK-LABEL: @hoist_ashr_ahead_of_sext_2(
 196 ; CHECK-NEXT:    [[TMP1:%.*]] = ashr i8 [[X:%.*]], 7
 197 ; CHECK-NEXT:    [[R:%.*]] = sext i8 [[TMP1]] to i32
 198 ; CHECK-NEXT:    ret i32 [[R]]
 199 ;
 200   %sext = sext i8 %x to i32
 201   %r = ashr i32 %sext, 8
 202   ret i32 %r
 203 }
 204
 205 ; ashr (sext X), C --> sext (ashr X, C') -- the shift amount must be clamped
 206
 207 define <2 x i32> @hoist_ashr_ahead_of_sext_2_splat(<2 x i8> %x) {
 208 ; CHECK-LABEL: @hoist_ashr_ahead_of_sext_2_splat(
 209 ; CHECK-NEXT:    [[TMP1:%.*]] = ashr <2 x i8> [[X:%.*]], splat (i8 7)
 210 ; CHECK-NEXT:    [[R:%.*]] = sext <2 x i8> [[TMP1]] to <2 x i32>
 211 ; CHECK-NEXT:    ret <2 x i32> [[R]]
 212 ;
 213   %sext = sext <2 x i8> %x to <2 x i32>
 214   %r = ashr <2 x i32> %sext, <i32 8, i32 8>
 215   ret <2 x i32> %r
 216 }
 217