llvm/test/Transforms/LoopSimplifyCFG/invalidate-scev-dispositions.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
   2 ; RUN: opt -verify-scev -passes='loop(require<iv-users>),loop-mssa(loop-simplifycfg)' -S %s | FileCheck --check-prefixes=CHECK,IVUSERS %s
   3 ; RUN: opt -verify-scev -passes="indvars,loop-simplifycfg" -S %s | FileCheck --check-prefixes=CHECK,INDVARS %s
   4
   5 target datalayout = "p:16:16-n16:32"
   6
   7 define void @test_pr58179_remove_dead_block_from_loop() {
   8 ; CHECK-LABEL: @test_pr58179_remove_dead_block_from_loop(
   9 ; CHECK-NEXT:  entry:
  10 ; CHECK-NEXT:    [[A:%.*]] = alloca [10 x i64], align 1
  11 ; CHECK-NEXT:    br label [[OUTER_HEADER:%.*]]
  12 ; CHECK:       outer.header:
  13 ; CHECK-NEXT:    br label [[OUTER_HEADER]]
  14 ;
  15 entry:
  16   %a = alloca [10 x i64], align 1
  17   br label %outer.header
  18
  19 outer.header:
  20   br i1 false, label %inner, label %outer.header
  21
  22 inner:
  23   %iv = phi i16 [ 0, %outer.header ], [ %iv.next, %inner ]
  24   %gep = getelementptr inbounds [10 x i64], ptr %a, i32 0, i16 %iv
  25   store i64 0, ptr %gep
  26   %iv.next = add nsw i16 %iv, 1
  27   br i1 false, label %inner, label %outer.header
  28 }
  29
  30 define void @test_remove_instrs_in_exit_block() {
  31 ; IVUSERS-LABEL: @test_remove_instrs_in_exit_block(
  32 ; IVUSERS-NEXT:  entry:
  33 ; IVUSERS-NEXT:    [[A:%.*]] = alloca [10 x i64], align 1
  34 ; IVUSERS-NEXT:    br label [[OUTER_HEADER:%.*]]
  35 ; IVUSERS:       outer.header:
  36 ; IVUSERS-NEXT:    [[OUTER_IV:%.*]] = phi i16 [ 0, [[ENTRY:%.*]] ], [ [[OUTER_IV_NEXT:%.*]], [[OUTER_LATCH:%.*]] ]
  37 ; IVUSERS-NEXT:    switch i32 0, label [[OUTER_HEADER_SPLIT:%.*]] [
  38 ; IVUSERS-NEXT:    i32 1, label [[OUTER_LATCH]]
  39 ; IVUSERS-NEXT:    ]
  40 ; IVUSERS:       outer.header.split:
  41 ; IVUSERS-NEXT:    br label [[INNER:%.*]]
  42 ; IVUSERS:       inner:
  43 ; IVUSERS-NEXT:    [[IV:%.*]] = phi i16 [ 0, [[OUTER_HEADER_SPLIT]] ], [ [[IV_NEXT:%.*]], [[INNER]] ]
  44 ; IVUSERS-NEXT:    [[GEP:%.*]] = getelementptr inbounds [10 x i64], ptr [[A]], i32 0, i16 [[IV]]
  45 ; IVUSERS-NEXT:    store i64 0, ptr [[GEP]], align 4
  46 ; IVUSERS-NEXT:    [[L:%.*]] = call i16 @get()
  47 ; IVUSERS-NEXT:    [[IV_NEXT]] = add nsw i16 [[IV]], 1
  48 ; IVUSERS-NEXT:    br label [[INNER]]
  49 ; IVUSERS:       outer.latch:
  50 ; IVUSERS-NEXT:    [[OUTER_IV_NEXT]] = add nsw i16 [[OUTER_IV]], 1
  51 ; IVUSERS-NEXT:    [[CMP_2:%.*]] = icmp eq i16 poison, [[OUTER_IV]]
  52 ; IVUSERS-NEXT:    br i1 [[CMP_2]], label [[OUTER_HEADER]], label [[EXIT:%.*]]
  53 ; IVUSERS:       exit:
  54 ; IVUSERS-NEXT:    ret void
  55 ;
  56 ; INDVARS-LABEL: @test_remove_instrs_in_exit_block(
  57 ; INDVARS-NEXT:  entry:
  58 ; INDVARS-NEXT:    [[A:%.*]] = alloca [10 x i64], align 1
  59 ; INDVARS-NEXT:    br label [[OUTER_HEADER:%.*]]
  60 ; INDVARS:       outer.header:
  61 ; INDVARS-NEXT:    [[OUTER_IV:%.*]] = phi i16 [ 0, [[ENTRY:%.*]] ], [ [[OUTER_IV_NEXT:%.*]], [[OUTER_LATCH:%.*]] ]
  62 ; INDVARS-NEXT:    switch i32 0, label [[OUTER_HEADER_SPLIT:%.*]] [
  63 ; INDVARS-NEXT:    i32 1, label [[OUTER_LATCH]]
  64 ; INDVARS-NEXT:    ]
  65 ; INDVARS:       outer.header.split:
  66 ; INDVARS-NEXT:    br label [[INNER:%.*]]
  67 ; INDVARS:       inner:
  68 ; INDVARS-NEXT:    [[IV:%.*]] = phi i16 [ 0, [[OUTER_HEADER_SPLIT]] ], [ [[IV_NEXT:%.*]], [[INNER]] ]
  69 ; INDVARS-NEXT:    [[GEP:%.*]] = getelementptr inbounds [10 x i64], ptr [[A]], i32 0, i16 [[IV]]
  70 ; INDVARS-NEXT:    store i64 0, ptr [[GEP]], align 4
  71 ; INDVARS-NEXT:    [[L:%.*]] = call i16 @get()
  72 ; INDVARS-NEXT:    [[IV_NEXT]] = add nuw nsw i16 [[IV]], 1
  73 ; INDVARS-NEXT:    br label [[INNER]]
  74 ; INDVARS:       outer.latch:
  75 ; INDVARS-NEXT:    [[OUTER_IV_NEXT]] = add nuw nsw i16 [[OUTER_IV]], 1
  76 ; INDVARS-NEXT:    [[CMP_2:%.*]] = icmp eq i16 poison, [[OUTER_IV]]
  77 ; INDVARS-NEXT:    br i1 [[CMP_2]], label [[OUTER_HEADER]], label [[EXIT:%.*]]
  78 ; INDVARS:       exit:
  79 ; INDVARS-NEXT:    ret void
  80 ;
  81 entry:
  82   %a = alloca [10 x i64], align 1
  83   br label %outer.header
  84
  85 outer.header:
  86   %outer.iv = phi i16 [ 0, %entry ], [ %outer.iv.next, %outer.latch ]
  87   br label %inner
  88
  89 inner:
  90   %iv = phi i16 [ 0, %outer.header ], [ %iv.next, %inner ]
  91   %gep = getelementptr inbounds [10 x i64], ptr %a, i32 0, i16 %iv
  92   store i64 0, ptr %gep
  93   %l = call i16 @get()
  94   %iv.next = add nsw i16 %iv, 1
  95   br i1 true, label %inner, label %outer.latch
  96
  97 outer.latch:
  98   %l.lcssa = phi i16 [ %l, %inner ]
  99   %outer.iv.next = add nsw i16 %outer.iv, 1
 100   %cmp.2 = icmp eq i16 %l.lcssa, %outer.iv
 101   br i1 %cmp.2, label %outer.header, label %exit
 102
 103 exit:
 104   ret void
 105 }
 106
 107 declare i16 @get()
 108
 109 define i32 @test_pr58489(i32 %a) {
 110 ; CHECK-LABEL: @test_pr58489(
 111 ; CHECK-NEXT:  entry:
 112 ; CHECK-NEXT:    [[C_1:%.*]] = icmp slt i32 [[A:%.*]], -23
 113 ; CHECK-NEXT:    call void @llvm.assume(i1 [[C_1]])
 114 ; CHECK-NEXT:    switch i32 0, label [[ENTRY_SPLIT:%.*]] [
 115 ; CHECK-NEXT:    i32 1, label [[EXIT:%.*]]
 116 ; CHECK-NEXT:    ]
 117 ; CHECK:       entry.split:
 118 ; CHECK-NEXT:    br label [[LOOP_HEADER:%.*]]
 119 ; CHECK:       loop.header:
 120 ; CHECK-NEXT:    [[P:%.*]] = phi i32 [ 0, [[ENTRY_SPLIT]] ], [ [[SHIFT:%.*]], [[LOOP_HEADER]] ]
 121 ; CHECK-NEXT:    [[C_2:%.*]] = icmp ne i32 [[P]], 0
 122 ; CHECK-NEXT:    [[C_2_EXT:%.*]] = zext i1 [[C_2]] to i16
 123 ; CHECK-NEXT:    call void @use(i16 [[C_2_EXT]])
 124 ; CHECK-NEXT:    [[SHIFT]] = ashr exact i32 [[A]], 16
 125 ; CHECK-NEXT:    br label [[LOOP_HEADER]]
 126 ; CHECK:       exit:
 127 ; CHECK-NEXT:    ret i32 poison
 128 ;
 129 entry:
 130   %c.1 = icmp slt i32 %a, -23
 131   call void @llvm.assume(i1 %c.1)
 132   br label %loop.header
 133
 134 loop.header:
 135   %p = phi i32 [ 0, %entry ], [ %shift, %loop.latch ]
 136   br label %loop.latch
 137
 138 loop.latch:
 139   %c.2 = icmp ne i32 %p, 0
 140   %c.2.ext = zext i1 %c.2 to i16
 141   call void @use(i16 %c.2.ext)
 142   %shift = ashr exact i32 %a, 16
 143   switch i32 50, label %exit [
 144   i32 50, label %loop.header
 145   ]
 146
 147 exit:
 148   %shift.lcssa = phi i32 [ %shift, %loop.latch ]
 149   ret i32 %shift.lcssa
 150 }
 151
 152 declare void @llvm.assume(i1 noundef) #0
 153
 154 declare void @use(i16)