llvm/test/Verifier/AMDGPU/intrinsic-immarg.ll

   1 ; RUN: not llvm-as %s -o /dev/null 2>&1 | FileCheck %s
   2
   3 declare float @llvm.amdgcn.raw.buffer.load.f32(<4 x i32>, i32, i32, i32)
   4 define void @raw_buffer_load_f32(<4 x i32> inreg %rsrc, i32 %ofs, i32 %sofs, i32 %arg) {
   5   ; CHECK: immarg operand has non-immediate parameter
   6   ; CHECK-NEXT: i32 %arg
   7   ; CHECK-NEXT: %data = call float @llvm.amdgcn.raw.buffer.load.f32(<4 x i32> %rsrc, i32 %ofs, i32 %sofs, i32 %arg)
   8   %data = call float @llvm.amdgcn.raw.buffer.load.f32(<4 x i32> %rsrc, i32 %ofs, i32 %sofs, i32 %arg)
   9   ret void
  10 }
  11
  12 declare float @llvm.amdgcn.raw.buffer.load.format.f32(<4 x i32>, i32, i32, i32)
  13 define void @raw_buffer_load_format_f32(<4 x i32> inreg %rsrc, i32 %ofs, i32 %sofs, i32 %arg) {
  14   ; CHECK: immarg operand has non-immediate parameter
  15   ; CHECK-NEXT: i32 %arg
  16   ; CHECK-NEXT: %data = call float @llvm.amdgcn.raw.buffer.load.format.f32(<4 x i32> %rsrc, i32 %ofs, i32 %sofs, i32 %arg)
  17   %data = call float @llvm.amdgcn.raw.buffer.load.format.f32(<4 x i32> %rsrc, i32 %ofs, i32 %sofs, i32 %arg)
  18   ret void
  19 }
  20
  21 declare float @llvm.amdgcn.struct.buffer.load.f32(<4 x i32>, i32, i32, i32, i32)
  22 define void @struct_buffer_load_f32(<4 x i32> inreg %rsrc, i32 %idx, i32 %ofs, i32 %sofs, i32 %arg) {
  23   ; CHECK: immarg operand has non-immediate parameter
  24   ; CHECK-NEXT: i32 %arg
  25   ; CHECK-NEXT: %data = call float @llvm.amdgcn.struct.buffer.load.f32(<4 x i32> %rsrc, i32 %idx, i32 %ofs, i32 %sofs, i32 %arg)
  26   %data = call float @llvm.amdgcn.struct.buffer.load.f32(<4 x i32> %rsrc, i32 %idx, i32 %ofs, i32 %sofs, i32 %arg)
  27   ret void
  28 }
  29
  30 declare float @llvm.amdgcn.struct.buffer.load.format.f32(<4 x i32>, i32, i32, i32, i32)
  31 define void @struct_buffer_load_format_f32(<4 x i32> inreg %rsrc, i32 %idx, i32 %ofs, i32 %sofs, i32 %arg) {
  32   ; CHECK: immarg operand has non-immediate parameter
  33   ; CHECK-NEXT: i32 %arg
  34   ; CHECK-NEXT: %data = call float @llvm.amdgcn.struct.buffer.load.format.f32(<4 x i32> %rsrc, i32 %idx, i32 %ofs, i32 %sofs, i32 %arg)
  35   %data = call float @llvm.amdgcn.struct.buffer.load.format.f32(<4 x i32> %rsrc, i32 %idx, i32 %ofs, i32 %sofs, i32 %arg)
  36   ret void
  37 }
  38
  39 declare <4 x float> @llvm.amdgcn.image.sample.1d.v4f32.f32.v8i32.v4i32(i32, float, <8 x i32>, <4 x i32>, i1, i32, i32)
  40 define void @invalid_image_sample_1d_v4f32_f32(float %vaddr, <8 x i32> inreg %sampler, <4 x i32> inreg %rsrc, i32 %dmask, i1 %bool, i32 %arg) {
  41   ; CHECK: immarg operand has non-immediate parameter
  42   ; CHECK-NEXT: i32 %dmask
  43   ; CHECK-NEXT: %data0 = call <4 x float> @llvm.amdgcn.image.sample.1d.v4f32.f32.v8i32.v4i32(i32 %dmask, float %vaddr, <8 x i32> %sampler, <4 x i32> %rsrc, i1 false, i32 0, i32 0)
  44   %data0 = call <4 x float> @llvm.amdgcn.image.sample.1d.v4f32.f32.v8i32.v4i32(i32 %dmask, float %vaddr, <8 x i32> %sampler, <4 x i32> %rsrc, i1 false, i32 0, i32 0)
  45
  46   ; CHECK: immarg operand has non-immediate parameter
  47   ; CHECK-NEXT: i1 %bool
  48   ; CHECK-NEXT: %data1 = call <4 x float> @llvm.amdgcn.image.sample.1d.v4f32.f32.v8i32.v4i32(i32 0, float %vaddr, <8 x i32> %sampler, <4 x i32> %rsrc, i1 %bool, i32 0, i32 0)
  49   %data1 = call <4 x float> @llvm.amdgcn.image.sample.1d.v4f32.f32.v8i32.v4i32(i32 0, float %vaddr, <8 x i32> %sampler, <4 x i32> %rsrc, i1 %bool, i32 0, i32 0)
  50
  51   ; CHECK: immarg operand has non-immediate parameter
  52   ; CHECK-NEXT: i32 %arg
  53   ; CHECK-NEXT:   %data2 = call <4 x float> @llvm.amdgcn.image.sample.1d.v4f32.f32.v8i32.v4i32(i32 0, float %vaddr, <8 x i32> %sampler, <4 x i32> %rsrc, i1 false, i32 %arg, i32 0)
  54   %data2 = call <4 x float> @llvm.amdgcn.image.sample.1d.v4f32.f32.v8i32.v4i32(i32 0, float %vaddr, <8 x i32> %sampler, <4 x i32> %rsrc, i1 false, i32 %arg, i32 0)
  55
  56   ; CHECK: immarg operand has non-immediate parameter
  57   ; CHECK-NEXT: i32 %arg
  58   ; CHECK-NEXT:   %data3 = call <4 x float> @llvm.amdgcn.image.sample.1d.v4f32.f32.v8i32.v4i32(i32 0, float %vaddr, <8 x i32> %sampler, <4 x i32> %rsrc, i1 false, i32 0, i32 %arg)
  59   %data3 = call <4 x float> @llvm.amdgcn.image.sample.1d.v4f32.f32.v8i32.v4i32(i32 0, float %vaddr, <8 x i32> %sampler, <4 x i32> %rsrc, i1 false, i32 0, i32 %arg)
  60   ret void
  61 }
  62
  63 declare void @llvm.amdgcn.exp.f32(i32, i32, float, float, float, float, i1, i1)
  64 define void @exp_invalid_inputs(i32 %tgt, i32 %en, i1 %bool) {
  65   ; CHECK: immarg operand has non-immediate parameter
  66   ; CHECK-NEXT: i32 %en
  67   ; CHECK-NEXT: call void @llvm.amdgcn.exp.f32(i32 0, i32 %en, float 1.000000e+00, float 2.000000e+00, float 5.000000e-01, float 4.000000e+00, i1 true, i1 false)
  68   call void @llvm.amdgcn.exp.f32(i32 0, i32 %en, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 false)
  69
  70   ; CHECK: immarg operand has non-immediate parameter
  71   ; CHECK-NEXT: i32 %tgt
  72   ; CHECK-NEXT: call void @llvm.amdgcn.exp.f32(i32 %tgt, i32 15, float 1.000000e+00, float 2.000000e+00, float 5.000000e-01, float 4.000000e+00, i1 true, i1 false)
  73   call void @llvm.amdgcn.exp.f32(i32 %tgt, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 false)
  74
  75   ; CHECK: immarg operand has non-immediate parameter
  76   ; CHECK-NEXT: i1 %bool
  77   ; CHECK-NEXT: call void @llvm.amdgcn.exp.f32(i32 0, i32 15, float 1.000000e+00, float 2.000000e+00, float 5.000000e-01, float 4.000000e+00, i1 %bool, i1 false)
  78   call void @llvm.amdgcn.exp.f32(i32 0, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 %bool, i1 false)
  79
  80   ; CHECK: immarg operand has non-immediate parameter
  81   ; CHECK-NEXT: i1 %bool
  82   ; CHECK-NEXT: call void @llvm.amdgcn.exp.f32(i32 0, i32 15, float 1.000000e+00, float 2.000000e+00, float 5.000000e-01, float 4.000000e+00, i1 false, i1 %bool)
  83   call void @llvm.amdgcn.exp.f32(i32 0, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 false, i1 %bool)
  84   ret void
  85 }
  86
  87 declare void @llvm.amdgcn.exp.compr.v2f16(i32, i32, <2 x half>, <2 x half>, i1, i1)
  88
  89 define void @exp_compr_invalid_inputs(i32 %tgt, i32 %en, i1 %bool) {
  90   ; CHECK: immarg operand has non-immediate parameter
  91   ; CHECK-NEXT: i32 %en
  92   ; CHECK-NEXT: call void @llvm.amdgcn.exp.compr.v2f16(i32 0, i32 %en, <2 x half> <half 0xH3C00, half 0xH4000>, <2 x half> <half 0xH3800, half 0xH4400>, i1 true, i1 false)
  93   call void @llvm.amdgcn.exp.compr.v2f16(i32 0, i32 %en, <2 x half> <half 1.0, half 2.0>, <2 x half> <half 0.5, half 4.0>, i1 true, i1 false)
  94
  95   ; CHECK: immarg operand has non-immediate parameter
  96   ; CHECK-NEXT: i32 %tgt
  97   ; CHECK-NEXT: call void @llvm.amdgcn.exp.compr.v2f16(i32 %tgt, i32 5, <2 x half> <half 0xH3C00, half 0xH4000>, <2 x half> <half 0xH3800, half 0xH4400>, i1 true, i1 false)
  98   call void @llvm.amdgcn.exp.compr.v2f16(i32 %tgt, i32 5, <2 x half> <half 1.0, half 2.0>, <2 x half> <half 0.5, half 4.0>, i1 true, i1 false)
  99
 100   ; CHECK: immarg operand has non-immediate parameter
 101   ; CHECK-NEXT: i1 %bool
 102   ; CHECK-NEXT: call void @llvm.amdgcn.exp.compr.v2f16(i32 0, i32 5, <2 x half> <half 0xH3C00, half 0xH4000>, <2 x half> <half 0xH3800, half 0xH4400>, i1 %bool, i1 false)
 103   call void @llvm.amdgcn.exp.compr.v2f16(i32 0, i32 5, <2 x half> <half 1.0, half 2.0>, <2 x half> <half 0.5, half 4.0>, i1 %bool, i1 false)
 104
 105   ; CHECK: immarg operand has non-immediate parameter
 106   ; CHECK-NEXT: i1 %bool
 107   ; CHECK-NEXT: call void @llvm.amdgcn.exp.compr.v2f16(i32 0, i32 5, <2 x half> <half 0xH3C00, half 0xH4000>, <2 x half> <half 0xH3800, half 0xH4400>, i1 false, i1 %bool)
 108   call void @llvm.amdgcn.exp.compr.v2f16(i32 0, i32 5, <2 x half> <half 1.0, half 2.0>, <2 x half> <half 0.5, half 4.0>, i1 false, i1 %bool)
 109   ret void
 110 }
 111
 112 declare i64 @llvm.amdgcn.icmp.i64.i32(i32, i32, i32)
 113
 114 define i64 @invalid_nonconstant_icmp_code(i32 %a, i32 %b, i32 %c) {
 115   ; CHECK: immarg operand has non-immediate parameter
 116   ; CHECK-NEXT: i32 %c
 117   ; CHECK-NEXT: %result = call i64 @llvm.amdgcn.icmp.i64.i32(i32 %a, i32 %b, i32 %c)
 118   %result = call i64 @llvm.amdgcn.icmp.i64.i32(i32 %a, i32 %b, i32 %c)
 119   ret i64 %result
 120 }
 121
 122 declare i64 @llvm.amdgcn.fcmp.i64.f32(float, float, i32)
 123 define i64 @invalid_nonconstant_fcmp_code(float %a, float %b, i32 %c) {
 124   ; CHECK: immarg operand has non-immediate parameter
 125   ; CHECK-NEXT: i32 %c
 126   ; CHECK-NEXT: %result = call i64 @llvm.amdgcn.fcmp.i64.f32(float %a, float %b, i32 %c)
 127   %result = call i64 @llvm.amdgcn.fcmp.i64.f32(float %a, float %b, i32 %c)
 128   ret i64 %result
 129 }
 130
 131 declare { float, i1 } @llvm.amdgcn.div.scale.f32(float, float, i1)
 132 define amdgpu_kernel void @test_div_scale_f32_val_undef_undef(ptr addrspace(1) %out) {
 133   ; CHECK: immarg operand has non-immediate parameter
 134   ; CHECK: i1 undef
 135   ; CHECK: %result = call { float, i1 } @llvm.amdgcn.div.scale.f32(float 8.000000e+00, float undef, i1 undef)
 136   %result = call { float, i1 } @llvm.amdgcn.div.scale.f32(float 8.0, float undef, i1 undef)
 137   %result0 = extractvalue { float, i1 } %result, 0
 138   store float %result0, ptr addrspace(1) %out, align 4
 139   ret void
 140 }
 141
 142 declare void @llvm.amdgcn.init.exec(i64)
 143 define amdgpu_ps void @init_exec(i64 %var) {
 144   ; CHECK: immarg operand has non-immediate parameter
 145   ; CHECK-NEXT: i64 %var
 146   ; CHECK-NEXT: call void @llvm.amdgcn.init.exec(i64 %var)
 147   call void @llvm.amdgcn.init.exec(i64 %var)
 148   ret void
 149 }
 150
 151 declare i32 @llvm.amdgcn.s.sendmsg(i32, i32)
 152 define void @sendmsg(i32 %arg0, i32 %arg1) {
 153   ; CHECK: immarg operand has non-immediate parameter
 154   ; CHECK-NEXT: i32 %arg0
 155   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.s.sendmsg(i32 %arg0, i32 %arg1)
 156   %val = call i32 @llvm.amdgcn.s.sendmsg(i32 %arg0, i32 %arg1)
 157   ret void
 158 }
 159
 160 declare i32 @llvm.amdgcn.s.sendmsghalt(i32, i32)
 161 define void @sendmsghalt(i32 %arg0, i32 %arg1) {
 162   ; CHECK: immarg operand has non-immediate parameter
 163   ; CHECK-NEXT: i32 %arg0
 164   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.s.sendmsghalt(i32 %arg0, i32 %arg1)
 165   %val = call i32 @llvm.amdgcn.s.sendmsghalt(i32 %arg0, i32 %arg1)
 166   ret void
 167 }
 168
 169 declare i32 @llvm.amdgcn.s.waitcnt(i32)
 170 define void @waitcnt(i32 %arg0) {
 171   ; CHECK: immarg operand has non-immediate parameter
 172   ; CHECK-NEXT: i32 %arg0
 173   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.s.waitcnt(i32 %arg0)
 174   %val = call i32 @llvm.amdgcn.s.waitcnt(i32 %arg0)
 175   ret void
 176 }
 177
 178 declare i32 @llvm.amdgcn.s.getreg(i32)
 179 define void @getreg(i32 %arg0, i32 %arg1) {
 180   ; CHECK: immarg operand has non-immediate parameter
 181   ; CHECK-NEXT: i32 %arg0
 182   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.s.getreg(i32 %arg0)
 183   %val = call i32 @llvm.amdgcn.s.getreg(i32 %arg0)
 184   ret void
 185 }
 186
 187 declare i32 @llvm.amdgcn.s.sleep(i32)
 188 define void @sleep(i32 %arg0, i32 %arg1) {
 189   ; CHECK: immarg operand has non-immediate parameter
 190   ; CHECK-NEXT: i32 %arg0
 191   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.s.sleep(i32 %arg0)
 192   %val = call i32 @llvm.amdgcn.s.sleep(i32 %arg0)
 193   ret void
 194 }
 195
 196 declare i32 @llvm.amdgcn.s.incperflevel(i32)
 197 define void @incperflevel(i32 %arg0, i32 %arg1) {
 198   ; CHECK: immarg operand has non-immediate parameter
 199   ; CHECK-NEXT: i32 %arg0
 200   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.s.incperflevel(i32 %arg0)
 201   %val = call i32 @llvm.amdgcn.s.incperflevel(i32 %arg0)
 202   ret void
 203 }
 204
 205 declare i32 @llvm.amdgcn.s.decperflevel(i32)
 206 define void @decperflevel(i32 %arg0, i32 %arg1) {
 207   ; CHECK: immarg operand has non-immediate parameter
 208   ; CHECK-NEXT: i32 %arg0
 209   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.s.decperflevel(i32 %arg0)
 210   %val = call i32 @llvm.amdgcn.s.decperflevel(i32 %arg0)
 211   ret void
 212 }
 213
 214 declare i32 @llvm.amdgcn.ds.swizzle(i32, i32)
 215 define void @ds_swizzle(i32 %arg0, i32 %arg1) {
 216   ; CHECK: immarg operand has non-immediate parameter
 217   ; CHECK-NEXT: i32 %arg1
 218   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.ds.swizzle(i32 %arg0, i32 %arg1)
 219   %val = call i32 @llvm.amdgcn.ds.swizzle(i32 %arg0, i32 %arg1)
 220   ret void
 221 }
 222
 223 declare i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) nocapture, i32, i32, i32, i1, i32, i1, i1)
 224 define amdgpu_kernel void @ds_ordered_add(ptr addrspace(2) %gds, ptr addrspace(1) %out, i32 %var, i1 %bool) {
 225   ; CHECK: immarg operand has non-immediate parameter
 226   ; CHECK-NEXT: i32 %var
 227   ; CHECK-NEXT: %val0 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 %var, i32 0, i1 false, i32 1, i1 true, i1 true)
 228   %val0 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 %var, i32 0, i1 false, i32 1, i1 true, i1 true)
 229
 230   ; CHECK: immarg operand has non-immediate parameter
 231   ; CHECK-NEXT: i32 %var
 232   ; CHECK-NEXT: %val1 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 0, i32 %var, i1 false, i32 1, i1 true, i1 true)
 233   %val1 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 0, i32 %var, i1 false, i32 1, i1 true, i1 true)
 234
 235   ; CHECK: immarg operand has non-immediate parameter
 236   ; CHECK-NEXT: i1 %bool
 237   ; CHECK-NEXT: %val2 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 %bool, i32 1, i1 true, i1 true)
 238   %val2 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 %bool, i32 1, i1 true, i1 true)
 239
 240   ; CHECK: immarg operand has non-immediate parameter
 241   ; CHECK-NEXT: i32 %var
 242   ; CHECK-NEXT: %val3 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 %var, i1 true, i1 true)
 243   %val3 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 %var, i1 true, i1 true)
 244
 245   ; CHECK: immarg operand has non-immediate parameter
 246   ; CHECK-NEXT: i1 %bool
 247   ; CHECK-NEXT: %val4 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 1, i1 %bool, i1 true)
 248   %val4 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 1, i1 %bool, i1 true)
 249
 250   ; CHECK: immarg operand has non-immediate parameter
 251   ; CHECK-NEXT: i1 %bool
 252   ; CHECK-NEXT: %val5 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 1, i1 true, i1 %bool)
 253   %val5 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 1, i1 true, i1 %bool)
 254   ret void
 255 }
 256
 257 declare i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) nocapture, i32, i32, i32, i1, i32, i1, i1)
 258 define amdgpu_kernel void @ds_ordered_swap(ptr addrspace(2) %gds, ptr addrspace(1) %out, i32 %var, i1 %bool) {
 259   ; CHECK: immarg operand has non-immediate parameter
 260   ; CHECK-NEXT: i32 %var
 261   ; CHECK-NEXT: %val0 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 %var, i32 0, i1 false, i32 1, i1 true, i1 true)
 262   %val0 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 %var, i32 0, i1 false, i32 1, i1 true, i1 true)
 263
 264   ; CHECK: immarg operand has non-immediate parameter
 265   ; CHECK-NEXT: i32 %var
 266   ; CHECK-NEXT: %val1 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 0, i32 %var, i1 false, i32 1, i1 true, i1 true)
 267   %val1 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 0, i32 %var, i1 false, i32 1, i1 true, i1 true)
 268
 269   ; CHECK: immarg operand has non-immediate parameter
 270   ; CHECK-NEXT: i1 %bool
 271   ; CHECK-NEXT: %val2 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 %bool, i32 1, i1 true, i1 true)
 272   %val2 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 %bool, i32 1, i1 true, i1 true)
 273
 274   ; CHECK: immarg operand has non-immediate parameter
 275   ; CHECK-NEXT: i32 %var
 276   ; CHECK-NEXT: %val3 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 %var, i1 true, i1 true)
 277   %val3 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 %var, i1 true, i1 true)
 278
 279   ; CHECK: immarg operand has non-immediate parameter
 280   ; CHECK-NEXT: i1 %bool
 281   ; CHECK-NEXT: %val4 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 1, i1 %bool, i1 true)
 282   %val4 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 1, i1 %bool, i1 true)
 283
 284   ; CHECK: immarg operand has non-immediate parameter
 285   ; CHECK-NEXT: i1 %bool
 286   ; CHECK-NEXT: %val5 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 1, i1 true, i1 %bool)
 287   %val5 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 1, i1 true, i1 %bool)
 288   ret void
 289 }
 290
 291 declare i32 @llvm.amdgcn.mov.dpp.i32(i32, i32, i32, i32, i1)
 292 define amdgpu_kernel void @mov_dpp_test(ptr addrspace(1) %out, i32 %in1, i32 %var, i1 %bool) {
 293   ; CHECK: immarg operand has non-immediate parameter
 294   ; CHECK-NEXT: i32 %var
 295   ; CHECK-NEXT: %val0 = call i32 @llvm.amdgcn.mov.dpp.i32(i32 %in1, i32 %var, i32 1, i32 1, i1 true)
 296   %val0 = call i32 @llvm.amdgcn.mov.dpp.i32(i32 %in1, i32 %var, i32 1, i32 1, i1 1)
 297
 298   ; CHECK: immarg operand has non-immediate parameter
 299   ; CHECK-NEXT: i32 %var
 300   ; CHECK-NEXT: %val1 = call i32 @llvm.amdgcn.mov.dpp.i32(i32 %in1, i32 1, i32 %var, i32 1, i1 true)
 301   %val1 = call i32 @llvm.amdgcn.mov.dpp.i32(i32 %in1, i32 1, i32 %var, i32 1, i1 1)
 302
 303   ; CHECK: immarg operand has non-immediate parameter
 304   ; CHECK-NEXT: i32 %var
 305   ; CHECK-NEXT: %val2 = call i32 @llvm.amdgcn.mov.dpp.i32(i32 %in1, i32 1, i32 1, i32 %var, i1 true)
 306   %val2 = call i32 @llvm.amdgcn.mov.dpp.i32(i32 %in1, i32 1, i32 1, i32 %var, i1 1)
 307
 308   ; CHECK: immarg operand has non-immediate parameter
 309   ; CHECK-NEXT: i1 %bool
 310   ; CHECK-NEXT: %val3 = call i32 @llvm.amdgcn.mov.dpp.i32(i32 %in1, i32 1, i32 1, i32 1, i1 %bool)
 311   %val3 = call i32 @llvm.amdgcn.mov.dpp.i32(i32 %in1, i32 1, i32 1, i32 1, i1 %bool)
 312   ret void
 313 }
 314
 315 declare i32 @llvm.amdgcn.update.dpp.i32(i32, i32, i32, i32, i32, i1)
 316 define amdgpu_kernel void @update_dpp_test(ptr addrspace(1) %out, i32 %in1, i32 %in2, i32 %var, i1 %bool) {
 317   ; CHECK: immarg operand has non-immediate parameter
 318   ; CHECK-NEXT: i32 %var
 319   ; CHECK-NEXT: %val0 = call i32 @llvm.amdgcn.update.dpp.i32(i32 %in1, i32 %in2, i32 %var, i32 1, i32 1, i1 true)
 320   %val0 = call i32 @llvm.amdgcn.update.dpp.i32(i32 %in1, i32 %in2, i32 %var, i32 1, i32 1, i1 1)
 321
 322   ; CHECK: immarg operand has non-immediate parameter
 323   ; CHECK-NEXT: i32 %var
 324   ; CHECK-NEXT: %val1 = call i32 @llvm.amdgcn.update.dpp.i32(i32 %in1, i32 %in2, i32 1, i32 %var, i32 1, i1 true)
 325   %val1 = call i32 @llvm.amdgcn.update.dpp.i32(i32 %in1, i32 %in2, i32 1, i32 %var, i32 1, i1 1)
 326
 327   ; CHECK: immarg operand has non-immediate parameter
 328   ; CHECK-NEXT: i32 %var
 329   ; CHECK-NEXT: %val2 = call i32 @llvm.amdgcn.update.dpp.i32(i32 %in1, i32 %in2, i32 1, i32 1, i32 %var, i1 true)
 330   %val2 = call i32 @llvm.amdgcn.update.dpp.i32(i32 %in1, i32 %in2, i32 1, i32 1, i32 %var, i1 1)
 331
 332   ; CHECK: immarg operand has non-immediate parameter
 333   ; CHECK-NEXT: i1 %bool
 334   ; CHECK-NEXT: %val3 = call i32 @llvm.amdgcn.update.dpp.i32(i32 %in1, i32 %in2, i32 1, i32 1, i32 1, i1 %bool)
 335   %val3 = call i32 @llvm.amdgcn.update.dpp.i32(i32 %in1, i32 %in2, i32 1, i32 1, i32 1, i1 %bool)
 336   ret void
 337 }
 338
 339 declare <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32.v8i32(i32, i32, <8 x i32>, i32, i32)
 340 define amdgpu_ps void @load_1d(<8 x i32> inreg %rsrc, i32 %s, i32 %var) {
 341   ; CHECK: immarg operand has non-immediate parameter
 342   ; CHECK-NEXT: i32 %var
 343   ; CHECK-NEXT: %val0 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32.v8i32(i32 %var, i32 %s, <8 x i32> %rsrc, i32 0, i32 0)
 344   %val0 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32.v8i32(i32 %var, i32 %s, <8 x i32> %rsrc, i32 0, i32 0)
 345
 346   ; CHECK: immarg operand has non-immediate parameter
 347   ; CHECK-NEXT: i32 %var
 348   ; CHECK-NEXT: %val1 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32.v8i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 %var, i32 0)
 349   %val1 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32.v8i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 %var, i32 0)
 350
 351   ; CHECK: immarg operand has non-immediate parameter
 352   ; CHECK-NEXT: i32 %var
 353   ; CHECK-NEXT: %val2 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32.v8i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 0, i32 %var)
 354   %val2 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32.v8i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 0, i32 %var)
 355   ret void
 356 }
 357
 358 declare {<4 x float>,i32} @llvm.amdgcn.image.load.1d.v4f32i32.i32.v8i32(i32, i32, <8 x i32>, i32, i32)
 359 define amdgpu_ps void @load_1d_tfe(<8 x i32> inreg %rsrc, ptr addrspace(1) inreg %out, i32 %s, i32 %val) {
 360   ; CHECK: immarg operand has non-immediate parameter
 361   ; CHECK-NEXT: i32 %val
 362   ; CHECK-NEXT: %val0 = call { <4 x float>, i32 } @llvm.amdgcn.image.load.1d.sl_v4f32i32s.i32.v8i32(i32 %val, i32 %s, <8 x i32> %rsrc, i32 1, i32 0)
 363   %val0 = call {<4 x float>, i32} @llvm.amdgcn.image.load.1d.v4f32i32.i32.v8i32(i32 %val, i32 %s, <8 x i32> %rsrc, i32 1, i32 0)
 364
 365   ; CHECK: immarg operand has non-immediate parameter
 366   ; CHECK-NEXT: i32 %val
 367   ; CHECK-NEXT: %val1 = call { <4 x float>, i32 } @llvm.amdgcn.image.load.1d.sl_v4f32i32s.i32.v8i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 %val, i32 0)
 368   %val1 = call {<4 x float>, i32} @llvm.amdgcn.image.load.1d.v4f32i32.i32.v8i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 %val, i32 0)
 369
 370   ; CHECK: immarg operand has non-immediate parameter
 371   ; CHECK-NEXT: i32 %val
 372   ; CHECK-NEXT: %val2 = call { <4 x float>, i32 } @llvm.amdgcn.image.load.1d.sl_v4f32i32s.i32.v8i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 1, i32 %val)
 373   %val2 = call {<4 x float>, i32} @llvm.amdgcn.image.load.1d.v4f32i32.i32.v8i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 1, i32 %val)
 374   ret void
 375 }
 376
 377 declare {<4 x float>, i32} @llvm.amdgcn.image.sample.1d.v4f32i32.f32.v8i32.v4i32(i32, float, <8 x i32>, <4 x i32>, i1, i32, i32)
 378 define amdgpu_ps void @sample_1d_tfe(<8 x i32> inreg %rsrc, <4 x i32> inreg %samp, ptr addrspace(1) inreg %out, float %s, i32 %var, i1 %bool) {
 379   ; CHECK: immarg operand has non-immediate parameter
 380   ; CHECK-NEXT: i32 %var
 381   ; CHECK-NEXT: %val0 = call { <4 x float>, i32 } @llvm.amdgcn.image.sample.1d.sl_v4f32i32s.f32.v8i32.v4i32(i32 %var, float %s, <8 x i32> %rsrc, <4 x i32> %samp, i1 false, i32 1, i32 0)
 382   %val0 = call {<4 x float>, i32} @llvm.amdgcn.image.sample.1d.v4f32i32.f32.v8i32.v4i32(i32 %var, float %s, <8 x i32> %rsrc, <4 x i32> %samp, i1 false, i32 1, i32 0)
 383
 384   ; CHECK: immarg operand has non-immediate parameter
 385   ; CHECK-NEXT: i1 %bool
 386   ; CHECK-NEXT: %val1 = call { <4 x float>, i32 } @llvm.amdgcn.image.sample.1d.sl_v4f32i32s.f32.v8i32.v4i32(i32 16, float %s, <8 x i32> %rsrc, <4 x i32> %samp, i1 %bool, i32 1, i32 0)
 387   %val1 = call {<4 x float>, i32} @llvm.amdgcn.image.sample.1d.v4f32i32.f32.v8i32.v4i32(i32 16, float %s, <8 x i32> %rsrc, <4 x i32> %samp, i1 %bool, i32 1, i32 0)
 388
 389   ; CHECK: immarg operand has non-immediate parameter
 390   ; CHECK-NEXT: i32 %var
 391   ; CHECK-NEXT: %val2 = call { <4 x float>, i32 } @llvm.amdgcn.image.sample.1d.sl_v4f32i32s.f32.v8i32.v4i32(i32 16, float %s, <8 x i32> %rsrc, <4 x i32> %samp, i1 false, i32 %var, i32 0)
 392   %val2 = call {<4 x float>, i32} @llvm.amdgcn.image.sample.1d.v4f32i32.f32.v8i32.v4i32(i32 16, float %s, <8 x i32> %rsrc, <4 x i32> %samp, i1 false, i32 %var, i32 0)
 393
 394   ; CHECK: immarg operand has non-immediate parameter
 395   ; CHECK-NEXT: i32 %var
 396   ; CHECK-NEXT: %val3 = call { <4 x float>, i32 } @llvm.amdgcn.image.sample.1d.sl_v4f32i32s.f32.v8i32.v4i32(i32 %var, float %s, <8 x i32> %rsrc, <4 x i32> %samp, i1 false, i32 1, i32 %var)
 397   %val3 = call {<4 x float>, i32} @llvm.amdgcn.image.sample.1d.v4f32i32.f32.v8i32.v4i32(i32 %var, float %s, <8 x i32> %rsrc, <4 x i32> %samp, i1 false, i32 1, i32 %var)
 398   ret void
 399 }
 400
 401 declare <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i16.v8i32(i32, i16, <8 x i32>, i32, i32)
 402 define amdgpu_ps void @load_1d_a16(<8 x i32> inreg %rsrc, <2 x i16> %coords, i16 %s, i32 %var) {
 403   ; CHECK: immarg operand has non-immediate parameter
 404   ; CHECK-NEXT: i32 %var
 405   ; CHECK-NEXT: %val0 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i16.v8i32(i32 %var, i16 %s, <8 x i32> %rsrc, i32 0, i32 0)
 406   %val0 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i16.v8i32(i32 %var, i16 %s, <8 x i32> %rsrc, i32 0, i32 0)
 407
 408   ; CHECK: immarg operand has non-immediate parameter
 409   ; CHECK-NEXT: i32 %var
 410   ; CHECK-NEXT: %val1 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i16.v8i32(i32 15, i16 %s, <8 x i32> %rsrc, i32 %var, i32 0)
 411   %val1 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i16.v8i32(i32 15, i16 %s, <8 x i32> %rsrc, i32 %var, i32 0)
 412
 413   ; CHECK: immarg operand has non-immediate parameter
 414   ; CHECK-NEXT: i32 %var
 415   ; CHECK-NEXT: %val2 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i16.v8i32(i32 15, i16 %s, <8 x i32> %rsrc, i32 0, i32 %var)
 416   %val2 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i16.v8i32(i32 15, i16 %s, <8 x i32> %rsrc, i32 0, i32 %var)
 417   ret void
 418 }
 419
 420 declare i32 @llvm.amdgcn.raw.buffer.atomic.swap.i32(i32, <4 x i32>, i32, i32, i32)
 421 define amdgpu_ps void @raw_buffer_atomic_swap(<4 x i32> inreg %rsrc, i32 %data, i32 %var) {
 422   ; CHECK: immarg operand has non-immediate parameter
 423   ; CHECK-NEXT: i32 %var
 424   ; CHECK-NEXT: %val2 = call i32 @llvm.amdgcn.raw.buffer.atomic.swap.i32(i32 %data, <4 x i32> %rsrc, i32 0, i32 0, i32 %var)
 425   %val2 = call i32 @llvm.amdgcn.raw.buffer.atomic.swap.i32(i32 %data, <4 x i32> %rsrc, i32 0, i32 0, i32 %var)
 426   ret void
 427 }
 428
 429 declare i32 @llvm.amdgcn.image.atomic.swap.1d.i32.i32.v8i32(i32, i32, <8 x i32>, i32, i32)
 430 define amdgpu_ps void @atomic_swap_1d(<8 x i32> inreg %rsrc, i32 %data, i32 %s, i32 %val) {
 431   ; CHECK: immarg operand has non-immediate parameter
 432   ; CHECK-NEXT: i32 %val
 433   ; CHECK-NEXT: %val0 = call i32 @llvm.amdgcn.image.atomic.swap.1d.i32.i32.v8i32(i32 %data, i32 %s, <8 x i32> %rsrc, i32 %val, i32 0)
 434   %val0 = call i32 @llvm.amdgcn.image.atomic.swap.1d.i32.i32.v8i32(i32 %data, i32 %s, <8 x i32> %rsrc, i32 %val, i32 0)
 435
 436   ; CHECK: immarg operand has non-immediate parameter
 437   ; CHECK-NEXT: i32 %val
 438   ; CHECK-NEXT: %val1 = call i32 @llvm.amdgcn.image.atomic.swap.1d.i32.i32.v8i32(i32 %data, i32 %s, <8 x i32> %rsrc, i32 0, i32 %val)
 439   %val1 = call i32 @llvm.amdgcn.image.atomic.swap.1d.i32.i32.v8i32(i32 %data, i32 %s, <8 x i32> %rsrc, i32 0, i32 %val)
 440   ret void
 441 }
 442
 443 declare i32 @llvm.amdgcn.image.atomic.cmpswap.1d.i32.i32.v8i32(i32, i32, i32, <8 x i32>, i32, i32) #0
 444 define amdgpu_ps void @atomic_cmpswap_1d(<8 x i32> inreg %rsrc, i32 %cmp, i32 %swap, i32 %s, i32 %val) {
 445   ; CHECK: immarg operand has non-immediate parameter
 446   ; CHECK-NEXT: i32 %val
 447   ; CHECK-NEXT: %val0 = call i32 @llvm.amdgcn.image.atomic.cmpswap.1d.i32.i32.v8i32(i32 %cmp, i32 %swap, i32 %s, <8 x i32> %rsrc, i32 %val, i32 0)
 448   %val0 = call i32 @llvm.amdgcn.image.atomic.cmpswap.1d.i32.i32.v8i32(i32 %cmp, i32 %swap, i32 %s, <8 x i32> %rsrc, i32 %val, i32 0)
 449
 450   ; CHECK: immarg operand has non-immediate parameter
 451   ; CHECK-NEXT: i32 %val
 452   ; CHECK-NEXT: %val1 = call i32 @llvm.amdgcn.image.atomic.cmpswap.1d.i32.i32.v8i32(i32 %cmp, i32 %swap, i32 %s, <8 x i32> %rsrc, i32 0, i32 %val)
 453   %val1 = call i32 @llvm.amdgcn.image.atomic.cmpswap.1d.i32.i32.v8i32(i32 %cmp, i32 %swap, i32 %s, <8 x i32> %rsrc, i32 0, i32 %val)
 454   ret void
 455 }
 456
 457 declare float @llvm.amdgcn.fdot2(<2 x half>, <2 x half>, float, i1)
 458 define float @test_fdot2(<2 x half> %arg0, <2 x half> %arg1, float %arg2, i1 %arg3) {
 459   ; CHECK: immarg operand has non-immediate parameter
 460   ; CHECK-NEXT: i1 %arg3
 461   ; CHECK-NEXT: %val = call float @llvm.amdgcn.fdot2(<2 x half> %arg0, <2 x half> %arg1, float %arg2, i1 %arg3)
 462   %val = call float @llvm.amdgcn.fdot2(<2 x half> %arg0, <2 x half> %arg1, float %arg2, i1 %arg3)
 463   ret float %val
 464 }
 465
 466 declare i32 @llvm.amdgcn.sdot2(<2 x i16>, <2 x i16>, i32, i1)
 467 define i32 @test_sdot2(<2 x i16> %arg0, <2 x i16> %arg1, i32 %arg2, i1 %arg3) {
 468   ; CHECK: immarg operand has non-immediate parameter
 469   ; CHECK-NEXT: i1 %arg3
 470   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.sdot2(<2 x i16> %arg0, <2 x i16> %arg1, i32 %arg2, i1 %arg3)
 471   %val = call i32 @llvm.amdgcn.sdot2(<2 x i16> %arg0, <2 x i16> %arg1, i32 %arg2, i1 %arg3)
 472   ret i32 %val
 473 }
 474
 475 declare i32 @llvm.amdgcn.udot2(<2 x i16>, <2 x i16>, i32, i1)
 476 define i32 @test_udot2(<2 x i16> %arg0, <2 x i16> %arg1, i32 %arg2, i1 %arg3) {
 477   ; CHECK: immarg operand has non-immediate parameter
 478   ; CHECK-NEXT: i1 %arg3
 479   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.udot2(<2 x i16> %arg0, <2 x i16> %arg1, i32 %arg2, i1 %arg3)
 480   %val = call i32 @llvm.amdgcn.udot2(<2 x i16> %arg0, <2 x i16> %arg1, i32 %arg2, i1 %arg3)
 481   ret i32 %val
 482 }
 483
 484 declare i32 @llvm.amdgcn.sdot4(i32, i32, i32, i1)
 485 define i32 @test_sdot4(i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3) {
 486   ; CHECK: immarg operand has non-immediate parameter
 487   ; CHECK-NEXT: i1 %arg3
 488   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.sdot4(i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3)
 489   %val = call i32 @llvm.amdgcn.sdot4(i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3)
 490   ret i32 %val
 491 }
 492
 493 declare i32 @llvm.amdgcn.udot4(i32, i32, i32, i1)
 494 define i32 @test_udot4(i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3) {
 495   ; CHECK: immarg operand has non-immediate parameter
 496   ; CHECK-NEXT: i1 %arg3
 497   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.udot4(i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3)
 498   %val = call i32 @llvm.amdgcn.udot4(i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3)
 499   ret i32 %val
 500 }
 501
 502 declare i32 @llvm.amdgcn.permlane16.i32(i32, i32, i32, i32, i1, i1)
 503 define i32 @test_permlane16(ptr addrspace(1) %out, i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3, i1 %arg4) {
 504   ; CHECK: immarg operand has non-immediate parameter
 505   ; CHECK-NEXT: i1 %arg3
 506   ; CHECK-NEXT: %v1 = call i32 @llvm.amdgcn.permlane16.i32(i32 %arg0, i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3, i1 false)
 507   %v1 = call i32 @llvm.amdgcn.permlane16.i32(i32 %arg0, i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3, i1 false)
 508
 509   ; CHECK: immarg operand has non-immediate parameter
 510   ; CHECK-NEXT: i1 %arg4
 511   ; CHECK-NEXT: call i32 @llvm.amdgcn.permlane16.i32(i32 %v2, i32 %arg0, i32 %arg1, i32 %arg2, i1 false, i1 %arg4)
 512   %v2 = call i32 @llvm.amdgcn.permlane16.i32(i32 %v2, i32 %arg0, i32 %arg1, i32 %arg2, i1 false, i1 %arg4)
 513   ret i32 %v2
 514 }
 515
 516 declare i32 @llvm.amdgcn.permlanex16.i32(i32, i32, i32, i32, i1, i1)
 517 define i32 @test_permlanex16(ptr addrspace(1) %out, i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3, i1 %arg4) {
 518   ; CHECK: immarg operand has non-immediate parameter
 519   ; CHECK-NEXT: i1 %arg3
 520   ; CHECK-NEXT: %v1 = call i32 @llvm.amdgcn.permlanex16.i32(i32 %arg0, i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3, i1 false)
 521   %v1 = call i32 @llvm.amdgcn.permlanex16.i32(i32 %arg0, i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3, i1 false)
 522
 523   ; CHECK: immarg operand has non-immediate parameter
 524   ; CHECK-NEXT: i1 %arg4
 525   ; CHECK-NEXT: call i32 @llvm.amdgcn.permlanex16.i32(i32 %v2, i32 %arg0, i32 %arg1, i32 %arg2, i1 false, i1 %arg4)
 526   %v2 = call i32 @llvm.amdgcn.permlanex16.i32(i32 %v2, i32 %arg0, i32 %arg1, i32 %arg2, i1 false, i1 %arg4)
 527   ret i32 %v2
 528 }
 529
 530 declare float @llvm.amdgcn.interp.p1(float, i32, i32, i32)
 531 define void @test_interp_p1(float %arg0, i32 %arg1, i32 %arg2, i32 %arg3) {
 532   ; CHECK: immarg operand has non-immediate parameter
 533   ; CHECK-NEXT: i32 %arg1
 534   ; CHECK-NEXT: %val0 = call float @llvm.amdgcn.interp.p1(float %arg0, i32 %arg1, i32 0, i32 0)
 535   %val0 = call float @llvm.amdgcn.interp.p1(float %arg0, i32 %arg1, i32 0, i32 0)
 536   store volatile float %val0, ptr addrspace(1) undef
 537
 538   ; CHECK: immarg operand has non-immediate parameter
 539   ; CHECK-NEXT: i32 %arg2
 540   ; CHECK-NEXT: %val1 = call float @llvm.amdgcn.interp.p1(float %arg0, i32 0, i32 %arg2, i32 0)
 541   %val1 = call float @llvm.amdgcn.interp.p1(float %arg0, i32 0, i32 %arg2, i32 0)
 542   store volatile float %val1, ptr addrspace(1) undef
 543   ret void
 544 }
 545
 546 declare float @llvm.amdgcn.interp.p2(float, float, i32, i32, i32)
 547 define void @test_interp_p2(float %arg0, float %arg1, i32 %arg2, i32 %arg3, i32 %arg4) {
 548   ; CHECK: immarg operand has non-immediate parameter
 549   ; CHECK-NEXT: i32 %arg2
 550   ; CHECK-NEXT: %val0 = call float @llvm.amdgcn.interp.p2(float %arg0, float %arg1, i32 %arg2, i32 0, i32 0)
 551
 552   %val0 = call float @llvm.amdgcn.interp.p2(float %arg0, float %arg1, i32 %arg2, i32 0, i32 0)
 553   store volatile float %val0, ptr addrspace(1) undef
 554
 555   ; CHECK: immarg operand has non-immediate parameter
 556   ; CHECK-NEXT: i32 %arg3
 557   ; CHECK-NEXT: %val1 = call float @llvm.amdgcn.interp.p2(float %arg0, float %arg1, i32 0, i32 %arg3, i32 0)
 558   %val1 = call float @llvm.amdgcn.interp.p2(float %arg0, float %arg1, i32 0, i32 %arg3, i32 0)
 559   store volatile float %val1, ptr addrspace(1) undef
 560   ret void
 561 }
 562
 563 declare float @llvm.amdgcn.interp.mov(i32, i32, i32, i32)
 564 define void @test_interp_mov(i32 %arg0, i32 %arg1, i32 %arg2, i32 %arg3) {
 565   ; CHECK: immarg operand has non-immediate parameter
 566   ; CHECK-NEXT: i32 %arg0
 567   ; CHECK-NEXT: %val0 = call float @llvm.amdgcn.interp.mov(i32 %arg0, i32 0, i32 0, i32 0)
 568   %val0 = call float @llvm.amdgcn.interp.mov(i32 %arg0, i32 0, i32 0, i32 0)
 569   store volatile float %val0, ptr addrspace(1) undef
 570
 571   ; CHECK: immarg operand has non-immediate parameter
 572   ; CHECK-NEXT: i32 %arg1
 573   ; CHECK-NEXT: %val1 = call float @llvm.amdgcn.interp.mov(i32 0, i32 %arg1, i32 0, i32 0)
 574   %val1 = call float @llvm.amdgcn.interp.mov(i32 0, i32 %arg1, i32 0, i32 0)
 575   store volatile float %val1, ptr addrspace(1) undef
 576
 577   ; CHECK: immarg operand has non-immediate parameter
 578   ; CHECK-NEXT: i32 %arg2
 579   ; CHECK-NEXT: %val2 = call float @llvm.amdgcn.interp.mov(i32 0, i32 0, i32 %arg2, i32 0)
 580   %val2 = call float @llvm.amdgcn.interp.mov(i32 0, i32 0, i32 %arg2, i32 0)
 581   store volatile float %val2, ptr addrspace(1) undef
 582
 583   ret void
 584 }
 585
 586 declare float @llvm.amdgcn.interp.p1.f16(float, i32, i32, i1, i32)
 587 define void @test_interp_p1_f16(float %arg0, i32 %arg1, i32 %arg2, i1 %arg3, i32 %arg4) {
 588   ; CHECK: immarg operand has non-immediate parameter
 589   ; CHECK-NEXT: i32 %arg1
 590   ; CHECK-NEXT:%val0 = call float @llvm.amdgcn.interp.p1.f16(float %arg0, i32 %arg1, i32 2, i1 false, i32 %arg4)
 591   %val0 = call float @llvm.amdgcn.interp.p1.f16(float %arg0, i32 %arg1, i32 2, i1 0, i32 %arg4)
 592   store volatile float %val0, ptr addrspace(1) undef
 593
 594   ; CHECK: immarg operand has non-immediate parameter
 595   ; CHECK-NEXT:i32 %arg2
 596   ; CHECK-NEXT:  %val1 = call float @llvm.amdgcn.interp.p1.f16(float %arg0, i32 0, i32 %arg2, i1 false, i32 %arg4)
 597   %val1 = call float @llvm.amdgcn.interp.p1.f16(float %arg0, i32 0, i32 %arg2, i1 0, i32 %arg4)
 598   store volatile float %val1, ptr addrspace(1) undef
 599
 600   ; CHECK: immarg operand has non-immediate parameter
 601   ; CHECK-NEXT:i1 %arg3
 602   ; CHECK-NEXT:  %val2 = call float @llvm.amdgcn.interp.p1.f16(float %arg0, i32 0, i32 0, i1 %arg3, i32 %arg4)
 603   %val2 = call float @llvm.amdgcn.interp.p1.f16(float %arg0, i32 0, i32 0, i1 %arg3, i32 %arg4)
 604   store volatile float %val2, ptr addrspace(1) undef
 605
 606   ret void
 607 }
 608
 609 declare half @llvm.amdgcn.interp.p2.f16(float, float, i32, i32, i1, i32)
 610 define void @test_interp_p2_f16(float %arg0, float %arg1, i32 %arg2, i32 %arg3, i1 %arg4, i32 %arg5) {
 611   ; CHECK: immarg operand has non-immediate parameter
 612   ; CHECK-NEXT: i32 %arg2
 613   ; CHECK-NEXT: %val0 = call half @llvm.amdgcn.interp.p2.f16(float %arg0, float %arg1, i32 %arg2, i32 2, i1 false, i32 %arg5)
 614   %val0 = call half @llvm.amdgcn.interp.p2.f16(float %arg0, float %arg1, i32 %arg2, i32 2, i1 false, i32 %arg5)
 615   store volatile half %val0, ptr addrspace(1) undef
 616
 617   ; CHECK: immarg operand has non-immediate parameter
 618   ; CHECK-NEXT: i32 %arg3
 619   ; CHECK-NEXT: %val1 = call half @llvm.amdgcn.interp.p2.f16(float %arg0, float %arg1, i32 0, i32 %arg3, i1 false, i32 %arg5)
 620   %val1 = call half @llvm.amdgcn.interp.p2.f16(float %arg0, float %arg1, i32 0, i32 %arg3, i1 false, i32 %arg5)
 621   store volatile half %val1, ptr addrspace(1) undef
 622
 623   ; CHECK: immarg operand has non-immediate parameter
 624   ; CHECK-NEXT: i1 %arg4
 625   ; CHECK-NEXT: %val2 = call half @llvm.amdgcn.interp.p2.f16(float %arg0, float %arg1, i32 0, i32 0, i1 %arg4, i32 %arg5)
 626   %val2 = call half @llvm.amdgcn.interp.p2.f16(float %arg0, float %arg1, i32 0, i32 0, i1 %arg4, i32 %arg5)
 627   store volatile half %val2, ptr addrspace(1) undef
 628
 629   ret void
 630 }
 631
 632 declare <32 x i32> @llvm.amdgcn.mfma.f32.32x32x1f32(float, float, <32 x i32>, i32, i32, i32)
 633 define void @test_mfma_f32_32x32x1f32(float %arg0, float %arg1, <32 x i32> %arg2, i32 %arg3, i32 %arg4, i32 %arg5) {
 634   ; CHECK: immarg operand has non-immediate parameter
 635   ; CHECK-NEXT: i32 %arg3
 636   ; CHECK-NEXT: %val0 = call <32 x i32> @llvm.amdgcn.mfma.f32.32x32x1f32(float %arg0, float %arg1, <32 x i32> %arg2, i32 %arg3, i32 2, i32 3)
 637   %val0 = call <32 x i32> @llvm.amdgcn.mfma.f32.32x32x1f32(float %arg0, float %arg1, <32 x i32> %arg2, i32 %arg3, i32 2, i32 3)
 638   store volatile <32 x i32> %val0, ptr addrspace(1) undef
 639
 640   ; CHECK: immarg operand has non-immediate parameter
 641   ; CHECK-NEXT: i32 %arg4
 642   ; CHECK-NEXT: %val1 = call <32 x i32> @llvm.amdgcn.mfma.f32.32x32x1f32(float %arg0, float %arg1, <32 x i32> %arg2, i32 1, i32 %arg4, i32 3)
 643   %val1 = call <32 x i32> @llvm.amdgcn.mfma.f32.32x32x1f32(float %arg0, float %arg1, <32 x i32> %arg2, i32 1, i32 %arg4, i32 3)
 644   store volatile <32 x i32> %val1, ptr addrspace(1) undef
 645
 646   ; CHECK: immarg operand has non-immediate parameter
 647   ; CHECK-NEXT: i32 %arg5
 648   ; CHECK-NEXT: %val2 = call <32 x i32> @llvm.amdgcn.mfma.f32.32x32x1f32(float %arg0, float %arg1, <32 x i32> %arg2, i32 1, i32 2, i32 %arg5)
 649   %val2 = call <32 x i32> @llvm.amdgcn.mfma.f32.32x32x1f32(float %arg0, float %arg1, <32 x i32> %arg2, i32 1, i32 2, i32 %arg5)
 650   store volatile <32 x i32> %val2, ptr addrspace(1) undef
 651
 652   ret void
 653 }