AMDGPU: Allow f16/bf16 for DS_READ_TR16_B64 gfx950 builtins (#118297)
[llvm-project.git] / llvm / test / Verifier / llvm.is.fpclass.ll
blob7426f822fa8da77275d0ac7468c66d6435d580c6
1 ; RUN: not llvm-as < %s 2>&1 | FileCheck %s
3 ; CHECK: immarg operand has non-immediate parameter
4 ; CHECK-NEXT: i32 %variable
5 ; CHECK-NEXT: %ret = call i1 @llvm.is.fpclass.f64(double %val, i32 %variable)
6 define i1 @test_mask_variable(double %val, i32 %variable) {
7   %ret = call i1 @llvm.is.fpclass.f64(double %val, i32 %variable)
8   ret i1 %ret
11 ; CHECK: unsupported bits for llvm.is.fpclass test mask
12 define i1 @test_mask_neg1(double %val) {
13   %ret = call i1 @llvm.is.fpclass.f64(double %val, i32 -1)
14   ret i1 %ret
17 ; CHECK: unsupported bits for llvm.is.fpclass test mask
18 define i1 @test_mask_bit11(double %val) {
19   %ret = call i1 @llvm.is.fpclass.f64(double %val, i32 2048)
20   ret i1 %ret
23 declare i1 @llvm.is.fpclass.f64(double, i32 immarg)