llvm/CREDITS.TXT

   1 This file is a partial list of people who have contributed to the LLVM
   2 project. If you have contributed a patch or made some other contribution to
   3 LLVM, please submit a patch to this file to add yourself, and it will be
   4 done!
   5
   6 The list is sorted by surname and formatted to allow easy grepping and
   7 beautification by scripts.  The fields are: name (N), email (E), web-address
   8 (W), PGP key ID and fingerprint (P), description (D), snail-mail address
   9 (S), and (I) IRC handle.
  10
  11 N: Vikram Adve
  12 E: vadve@cs.uiuc.edu
  13 W: http://www.cs.uiuc.edu/~vadve/
  14 D: The Sparc64 backend, provider of much wisdom, and motivator for LLVM
  15
  16 N: Owen Anderson
  17 E: resistor@mac.com
  18 D: LCSSA pass and related LoopUnswitch work
  19 D: GVNPRE pass, DataLayout refactoring, random improvements
  20
  21 N: Henrik Bach
  22 D: MingW Win32 API portability layer
  23
  24 N: Aaron Ballman
  25 E: aaron@aaronballman.com
  26 D: Clang frontend, frontend attributes, Windows support, general bug fixing
  27 I: AaronBallman
  28
  29 N: Alexey Bataev
  30 E: a.bataev@outlook.com
  31 D: Clang frontend, OpenMP in clang, SLP vectorizer, Loop vectorizer, InstCombine
  32 I: ABataev
  33
  34 N: Nate Begeman
  35 E: natebegeman@mac.com
  36 D: PowerPC backend developer
  37 D: Target-independent code generator and analysis improvements
  38
  39 N: Daniel Berlin
  40 E: dberlin@dberlin.org
  41 D: ET-Forest implementation.
  42 D: Sparse bitmap
  43
  44 N: Geoff Berry
  45 E: gberry@codeaurora.org
  46 E: gcb@acm.org
  47 D: AArch64 backend improvements
  48 D: Added EarlyCSE MemorySSA support
  49 D: CodeGen improvements
  50
  51 N: David Blaikie
  52 E: dblaikie@gmail.com
  53 D: General bug fixing/fit & finish, mostly in Clang
  54
  55 N: Neil Booth
  56 E: neil@daikokuya.co.uk
  57 D: APFloat implementation.
  58
  59 N: Alex Bradbury
  60 E: asb@igalia.com
  61 D: RISC-V backend
  62
  63 N: Misha Brukman
  64 E: brukman+llvm@uiuc.edu
  65 W: http://misha.brukman.net
  66 D: Portions of X86 and Sparc JIT compilers, PowerPC backend
  67 D: Incremental bitcode loader
  68
  69 N: Cameron Buschardt
  70 E: buschard@uiuc.edu
  71 D: The `mem2reg' pass - promotes values stored in memory to registers
  72
  73 N: Brendon Cahoon
  74 E: bcahoon@codeaurora.org
  75 D: Loop unrolling with run-time trip counts.
  76
  77 N: Chandler Carruth
  78 E: chandlerc@gmail.com
  79 E: chandlerc@google.com
  80 D: Hashing algorithms and interfaces
  81 D: Inline cost analysis
  82 D: Machine block placement pass
  83 D: SROA
  84
  85 N: Casey Carter
  86 E: ccarter@uiuc.edu
  87 D: Fixes to the Reassociation pass, various improvement patches
  88
  89 N: Evan Cheng
  90 E: evan.cheng@apple.com
  91 D: ARM and X86 backends
  92 D: Instruction scheduler improvements
  93 D: Register allocator improvements
  94 D: Loop optimizer improvements
  95 D: Target-independent code generator improvements
  96
  97 N: Dan Villiom Podlaski Christiansen
  98 E: danchr@gmail.com
  99 E: danchr@cs.au.dk
 100 W: http://villiom.dk
 101 D: LLVM Makefile improvements
 102 D: Clang diagnostic & driver tweaks
 103 S: Aarhus, Denmark
 104
 105 N: Jeff Cohen
 106 E: jeffc@jolt-lang.org
 107 W: http://jolt-lang.org
 108 D: Native Win32 API portability layer
 109
 110 N: John T. Criswell
 111 E: criswell@uiuc.edu
 112 D: Original Autoconf support, documentation improvements, bug fixes
 113
 114 N: Anshuman Dasgupta
 115 E: adasgupt@codeaurora.org
 116 D: Deterministic finite automaton based infrastructure for VLIW packetization
 117
 118 N: Stefanus Du Toit
 119 E: stefanus.du.toit@intel.com
 120 D: Bug fixes and minor improvements
 121
 122 N: Rafael Avila de Espindola
 123 E: rafael@espindo.la
 124 D: MC and LLD work
 125
 126 N: Dave Estes
 127 E: cestes@codeaurora.org
 128 D: AArch64 machine description for Cortex-A53
 129
 130 N: Alkis Evlogimenos
 131 E: alkis@evlogimenos.com
 132 D: Linear scan register allocator, many codegen improvements, Java frontend
 133
 134 N: Hal Finkel
 135 E: hfinkel@anl.gov
 136 D: Basic-block autovectorization, PowerPC backend improvements
 137
 138 N: Eric Fiselier
 139 E: eric@efcs.ca
 140 D: LIT patches and documentation
 141
 142 N: Ryan Flynn
 143 E: pizza@parseerror.com
 144 D: Miscellaneous bug fixes
 145
 146 N: Brian Gaeke
 147 E: gaeke@uiuc.edu
 148 W: http://www.students.uiuc.edu/~gaeke/
 149 D: Portions of X86 static and JIT compilers; initial SparcV8 backend
 150 D: Dynamic trace optimizer
 151 D: FreeBSD/X86 compatibility fixes, the llvm-nm tool
 152
 153 N: Nicolas Geoffray
 154 E: nicolas.geoffray@lip6.fr
 155 W: http://www-src.lip6.fr/homepages/Nicolas.Geoffray/
 156 D: PPC backend fixes for Linux
 157
 158 N: Louis Gerbarg
 159 E: lgg@apple.com
 160 D: Portions of the PowerPC backend
 161
 162 N: Saem Ghani
 163 E: saemghani@gmail.com
 164 D: Callgraph class cleanups
 165
 166 N: Mikhail Glushenkov
 167 E: foldr@codedgers.com
 168 D: Author of llvmc2
 169
 170 N: Dan Gohman
 171 E: llvm@sunfishcode.online
 172 D: Miscellaneous bug fixes
 173 D: WebAssembly Backend
 174
 175 N: Renato Golin
 176 E: rengolin@systemcall.eu
 177 E: rengolin@gmail.com
 178 D: ARM/AArch64 back-end improvements
 179 D: Loop Vectorizer improvements
 180 D: Regression and Test Suite improvements
 181 D: Linux compatibility (GNU, musl, etc)
 182 D: Initial Linux kernel / Android support effort
 183 I: rengolin
 184
 185 N: David Goodwin
 186 E: david@goodwinz.net
 187 D: Thumb-2 code generator
 188
 189 N: David Greene
 190 E: greened@obbligato.org
 191 D: Miscellaneous bug fixes
 192 D: Register allocation refactoring
 193
 194 N: Gabor Greif
 195 E: ggreif@gmail.com
 196 D: Improvements for space efficiency
 197
 198 N: James Grosbach
 199 E: grosbach@apple.com
 200 I: grosbach
 201 D: SjLj exception handling support
 202 D: General fixes and improvements for the ARM back-end
 203 D: MCJIT
 204 D: ARM integrated assembler and assembly parser
 205 D: Led effort for the backend formerly known as ARM64
 206
 207 N: Lang Hames
 208 E: lhames@gmail.com
 209 D: PBQP-based register allocator
 210
 211 N: Gordon Henriksen
 212 E: gordonhenriksen@mac.com
 213 D: Pluggable GC support
 214 D: C interface
 215 D: Ocaml bindings
 216
 217 N: Raul Fernandes Herbster
 218 E: raul@dsc.ufcg.edu.br
 219 D: JIT support for ARM
 220
 221 N: Paolo Invernizzi
 222 E: arathorn@fastwebnet.it
 223 D: Visual C++ compatibility fixes
 224
 225 N: Patrick Jenkins
 226 E: patjenk@wam.umd.edu
 227 D: Nightly Tester
 228
 229 N: Tony(Yanjun) Jiang
 230 E: jtony@ca.ibm.com
 231 D: PowerPC Backend Developer
 232 D: Improvements to the PPC backend and miscellaneous bug fixes
 233
 234 N: Dale Johannesen
 235 E: dalej@apple.com
 236 D: ARM constant islands improvements
 237 D: Tail merging improvements
 238 D: Rewrite X87 back end
 239 D: Use APFloat for floating point constants widely throughout compiler
 240 D: Implement X87 long double
 241
 242 N: Brad Jones
 243 E: kungfoomaster@nondot.org
 244 D: Support for packed types
 245
 246 N: Rod Kay
 247 E: rkay@auroraux.org
 248 D: Author of LLVM Ada bindings
 249
 250 N: Erich Keane
 251 E: erich.keane@intel.com
 252 D: A variety of Clang contributions including function multiversioning, regcall/vectorcall.
 253 I: ErichKeane
 254
 255 N: Eric Kidd
 256 W: http://randomhacks.net/
 257 D: llvm-config script
 258
 259 N: Anton Korobeynikov
 260 E: anton at korobeynikov dot info
 261 D: Mingw32 fixes, cross-compiling support, stdcall/fastcall calling conv.
 262 D: x86/linux PIC codegen, aliases, regparm/visibility attributes
 263 D: Switch lowering refactoring
 264
 265 N: Sumant Kowshik
 266 E: kowshik@uiuc.edu
 267 D: Author of the original C backend
 268
 269 N: Benjamin Kramer
 270 E: benny.kra@gmail.com
 271 D: Miscellaneous bug fixes
 272
 273 N: Michael Kuperstein
 274 E: mkuper@google.com
 275 D: Loop Vectorizer
 276
 277 N: Sundeep Kushwaha
 278 E: sundeepk@codeaurora.org
 279 D: Implemented DFA-based target independent VLIW packetizer
 280
 281 N: Christopher Lamb
 282 E: christopher.lamb@gmail.com
 283 D: aligned load/store support, parts of noalias and restrict support
 284 D: vreg subreg infrastructure, X86 codegen improvements based on subregs
 285 D: address spaces
 286
 287 N: Jim Laskey
 288 E: jlaskey@apple.com
 289 D: Improvements to the PPC backend, instruction scheduling
 290 D: Debug and Dwarf implementation
 291 D: Auto upgrade mangler
 292 D: llvm-gcc4 svn wrangler
 293
 294 N: Chris Lattner
 295 E: sabre@nondot.org
 296 W: http://nondot.org/~sabre/
 297 D: Primary architect of LLVM
 298
 299 N: Tanya Lattner (Tanya Brethour)
 300 E: tonic@nondot.org
 301 W: http://nondot.org/~tonic/
 302 D: The initial llvm-ar tool, converted regression testsuite to dejagnu
 303 D: Modulo scheduling in the SparcV9 backend
 304 D: Release manager (1.7+)
 305
 306 N: Sylvestre Ledru
 307 E: sylvestre@debian.org
 308 W: http://sylvestre.ledru.info/
 309 W: https://apt.llvm.org/
 310 D: Debian and Ubuntu packaging
 311 D: Continuous integration with jenkins
 312
 313 N: Andrew Lenharth
 314 E: alenhar2@cs.uiuc.edu
 315 W: http://www.lenharth.org/~andrewl/
 316 D: Alpha backend
 317 D: Sampling based profiling
 318
 319 N: Nick Lewycky
 320 E: nicholas@mxc.ca
 321 D: PredicateSimplifier pass
 322
 323 N: Tony Linthicum, et. al.
 324 E: tlinth@codeaurora.org
 325 D: Backend for Qualcomm's Hexagon VLIW processor.
 326
 327 N: Bruno Cardoso Lopes
 328 E: bruno.cardoso@gmail.com
 329 I: bruno
 330 W: http://brunocardoso.cc
 331 D: Mips backend
 332 D: Random ARM integrated assembler and assembly parser improvements
 333 D: General X86 AVX1 support
 334
 335 N: Weining Lu
 336 E: luweining@loongson.cn
 337 D: LoongArch backend
 338
 339 N: Duraid Madina
 340 E: duraid@octopus.com.au
 341 W: http://kinoko.c.u-tokyo.ac.jp/~duraid/
 342 D: IA64 backend, BigBlock register allocator
 343
 344 N: John McCall
 345 E: rjmccall@apple.com
 346 D: Clang semantic analysis and IR generation
 347
 348 N: Michael McCracken
 349 E: michael.mccracken@gmail.com
 350 D: Line number support for llvmgcc
 351
 352 N: Fanbo Meng
 353 E: fanbo.meng@ibm.com
 354 D: z/OS support
 355
 356 N: Vladimir Merzliakov
 357 E: wanderer@rsu.ru
 358 D: Test suite fixes for FreeBSD
 359
 360 N: Scott Michel
 361 E: scottm@aero.org
 362 D: Added STI Cell SPU backend.
 363
 364 N: Kai Nacke
 365 E: kai@redstar.de
 366 D: Support for implicit TLS model used with MS VC runtime
 367 D: Dumping of Win64 EH structures
 368
 369 N: Takumi Nakamura
 370 I: chapuni
 371 E: geek4civic@gmail.com
 372 E: chapuni@hf.rim.or.jp
 373 D: Maintaining the Git monorepo
 374 W: https://github.com/llvm-project/
 375 S: Ebina, Japan
 376
 377 N: Edward O'Callaghan
 378 E: eocallaghan@auroraux.org
 379 W: http://www.auroraux.org
 380 D: Add Clang support with various other improvements to utils/NewNightlyTest.pl
 381 D: Fix and maintain Solaris & AuroraUX support for llvm, various build warnings
 382 D: and error clean ups.
 383
 384 N: Morten Ofstad
 385 E: morten@hue.no
 386 D: Visual C++ compatibility fixes
 387
 388 N: Jakob Stoklund Olesen
 389 E: stoklund@2pi.dk
 390 D: Machine code verifier
 391 D: Blackfin backend
 392 D: Fast register allocator
 393 D: Greedy register allocator
 394
 395 N: Richard Osborne
 396 E: richard@xmos.com
 397 D: XCore backend
 398
 399 N: Piotr Padlewski
 400 E: piotr.padlewski@gmail.com
 401 D: !invariant.group metadata and other intrinsics for devirtualization in clang
 402
 403 N: Devang Patel
 404 E: dpatel@apple.com
 405 D: LTO tool, PassManager rewrite, Loop Pass Manager, Loop Rotate
 406 D: GCC PCH Integration (llvm-gcc), llvm-gcc improvements
 407 D: Optimizer improvements, Loop Index Split
 408
 409 N: Ana Pazos
 410 E: apazos@codeaurora.org
 411 D: Fixes and improvements to the AArch64 backend
 412
 413 N: Wesley Peck
 414 E: peckw@wesleypeck.com
 415 W: http://wesleypeck.com/
 416 D: MicroBlaze backend
 417
 418 N: Francois Pichet
 419 E: pichet2000@gmail.com
 420 D: MSVC support
 421
 422 N: Simon Pilgrim
 423 E: llvm-dev@redking.me.uk
 424 D: X86 backend, Selection DAG, Scheduler Models and Cost Tables.
 425
 426 N: Adrian Prantl
 427 E: aprantl@apple.com
 428 D: Debug Information
 429
 430 N: Vladimir Prus
 431 W: http://vladimir_prus.blogspot.com
 432 E: ghost@cs.msu.su
 433 D: Made inst_iterator behave like a proper iterator, LowerConstantExprs pass
 434
 435 N: Kalle Raiskila
 436 E: kalle.rasikila@nokia.com
 437 D: Some bugfixes to CellSPU
 438
 439 N: Xerxes Ranby
 440 E: xerxes@zafena.se
 441 D: Cmake dependency chain and various bug fixes
 442
 443 N: Alex Rosenberg
 444 E: alexr@leftfield.org
 445 I: arosenberg
 446 D: ARM calling conventions rewrite, hard float support
 447
 448 N: Chad Rosier
 449 E: mcrosier@codeaurora.org
 450 I: mcrosier
 451 D: AArch64 fast instruction selection pass
 452 D: Fixes and improvements to the ARM fast-isel pass
 453 D: Fixes and improvements to the AArch64 backend
 454
 455 N: Nadav Rotem
 456 E: nadav.rotem@me.com
 457 D: X86 code generation improvements, Loop Vectorizer, SLP Vectorizer
 458
 459 N: Roman Samoilov
 460 E: roman@codedgers.com
 461 D: MSIL backend
 462
 463 N: Duncan Sands
 464 E: baldrick@free.fr
 465 I: baldrick
 466 D: Ada support in llvm-gcc
 467 D: Dragonegg plugin
 468 D: Exception handling improvements
 469 D: Type legalizer rewrite
 470
 471 N: Ruchira Sasanka
 472 E: sasanka@uiuc.edu
 473 D: Graph coloring register allocator for the Sparc64 backend
 474
 475 N: Alina Sbirlea
 476 E: alina.sbirlea@gmail.com
 477 D: MemorySSA, BatchAA, misc loop and new pass manager work.
 478
 479 N: Arnold Schwaighofer
 480 E: arnold.schwaighofer@gmail.com
 481 D: Tail call optimization for the x86 backend
 482
 483 N: Shantonu Sen
 484 E: ssen@apple.com
 485 D: Miscellaneous bug fixes
 486
 487 N: Anand Shukla
 488 E: ashukla@cs.uiuc.edu
 489 D: The `paths' pass
 490
 491 N: Michael J. Spencer
 492 E: bigcheesegs@gmail.com
 493 D: Shepherding Windows COFF support into MC.
 494 D: Lots of Windows stuff.
 495
 496 N: Reid Spencer
 497 E: rspencer@reidspencer.com
 498 W: http://reidspencer.com/
 499 D: Lots of stuff, see: http://wiki.llvm.org/index.php/User:Reid
 500
 501 N: Abhina Sreeskantharajan
 502 E: Abhina.Sreeskantharajan@ibm.com
 503 D: z/OS support
 504
 505 N: Alp Toker
 506 E: alp@nuanti.com
 507 W: http://atoker.com/
 508 D: C++ frontend next generation standards implementation
 509
 510 N: Craig Topper
 511 E: craig.topper@gmail.com
 512 D: X86 codegen and disassembler improvements. AVX2 support.
 513
 514 N: Edwin Torok
 515 E: edwintorok@gmail.com
 516 D: Miscellaneous bug fixes
 517
 518 N: Adam Treat
 519 E: manyoso@yahoo.com
 520 D: C++ bugs filed, and C++ front-end bug fixes.
 521
 522 N: Andrew Trick
 523 E: atrick@apple.com
 524 D: Instruction Scheduling, ...
 525
 526 N: Lauro Ramos Venancio
 527 E: lauro.venancio@indt.org.br
 528 D: ARM backend improvements
 529 D: Thread Local Storage implementation
 530
 531 N: Phoebe Wang
 532 E: phoebe.wang@intel.com
 533 D: X86 bug fixes and new instruction support.
 534
 535 N: Bill Wendling
 536 I: wendling
 537 E: isanbard@gmail.com
 538 D: Release manager, IR Linker, LTO.
 539 D: Bunches of stuff.
 540
 541 N: Bob Wilson
 542 E: bob.wilson@acm.org
 543 D: Advanced SIMD (NEON) support in the ARM backend.
 544
 545 N: QingShan Zhang
 546 N: steven.zhang
 547 E: zhangqingshan.zll@bytedance.com
 548
 549 N: Li Jia He
 550 E: hljhehlj@cn.ibm.com
 551 D: PowerPC Backend Developer
 552
 553 N: Zi Xuan Wu
 554 N: Zeson
 555 E: zixuan.wu@linux.alibaba.com
 556
 557 N: Kang Zhang
 558 E: shkzhang@cn.ibm.com
 559 D: PowerPC Backend Developer
 560
 561 N: Zheng Chen
 562 E: czhengsz@cn.ibm.com
 563 D: PowerPC Backend Developer
 564
 565 N: Djordje Todorovic
 566 E: djordje.todorovic@rt-rk.com
 567 D: Debug Information
 568
 569 N: Biplob Mishra
 570 E: biplmish@in.ibm.com
 571 D: PowerPC Analysis