[RISCV] Fix mgather -> riscv.masked.strided.load combine not extending indices (...
[llvm-project.git] / polly / test / ScopDetect / non-constant-add-rec-start-expr.ll
blob4cddcc916a76ef3794f3cca58421f62b68bc6952
1 ; RUN: opt %loadPolly -polly-print-detect -disable-output < %s | FileCheck %s
3 ; CHECK: Valid Region for Scop: bb11 => bb25
5 ; Ensure that this test case does not trigger an assertion. At some point,
6 ; we asserted on scops containing accesses where the access function contained
7 ; an AddRec expression with a non-constant step expression. This got missed, as
8 ; this very specific pattern does not seem too common. Even in this test case,
9 ; it disappears as soon as we turn the infinite loop into a finite loop.
11 target datalayout = "e-m:e-i64:64-f80:128-n8:16:32:64-S128"
12 target triple = "x86_64-unknown-linux-gnu"
14 define void @hoge() local_unnamed_addr {
15 bb:
16   %tmp = alloca [18 x [16 x i32]]
17   %tmp1 = alloca [17 x i32]
18   br label %bb2
20 bb2:
21   %tmp3 = phi i64 [ 0, %bb ], [ %tmp5, %bb2 ]
22   %tmp4 = add nuw nsw i64 %tmp3, 2
23   %tmp5 = add nuw nsw i64 %tmp3, 1
24   br i1 undef, label %bb2, label %bb11
26 bb11:
27   %tmp12 = phi i64 [ %tmp23, %bb24 ], [ 1, %bb2 ]
28   %tmp14 = getelementptr inbounds [17 x i32], ptr %tmp1, i64 0, i64 1
29   br label %bb15
31 bb15:
32   %tmp16 = sub nsw i64 %tmp12, 1
33   %tmp17 = shl i64 %tmp16, 32
34   %tmp18 = ashr exact i64 %tmp17, 32
35   %tmp19 = getelementptr inbounds [18 x [16 x i32]], ptr %tmp, i64 0, i64 %tmp4, i64 %tmp18
36   %tmp20 = load i32, ptr %tmp19, align 4
37   store i32 4, ptr %tmp19
38   br label %bb21
40 bb21:
41   %tmp23 = add nuw nsw i64 %tmp12, 1
42   br i1 true, label %bb24, label %bb25
44 bb24:
45   br label %bb11
47 bb25:
48   ret void