llvm/test/CodeGen/AArch64/spillfill-sve.mir

   1 # RUN: llc -mtriple=aarch64-linux-gnu -run-pass=greedy %s -o - | FileCheck %s
   2 # RUN: llc -mtriple=aarch64-linux-gnu -start-before=greedy -stop-after=aarch64-expand-pseudo %s -o - | FileCheck %s --check-prefix=EXPAND
   3 --- |
   4   ; ModuleID = '<stdin>'
   5   source_filename = "<stdin>"
   6   target datalayout = "e-m:e-i8:8:32-i16:16:32-i64:64-i128:128-n32:64-S128"
   7   target triple = "aarch64--linux-gnu"
   8
   9   define aarch64_sve_vector_pcs void @spills_fills_stack_id_ppr() #0 { entry: unreachable }
  10   define aarch64_sve_vector_pcs void @spills_fills_stack_id_pnr() #1 { entry: unreachable }
  11   define aarch64_sve_vector_pcs void @spills_fills_stack_id_virtreg_pnr() #1 { entry: unreachable }
  12   define aarch64_sve_vector_pcs void @spills_fills_stack_id_zpr() #0 { entry: unreachable }
  13   define aarch64_sve_vector_pcs void @spills_fills_stack_id_zpr2() #0 { entry: unreachable }
  14   define aarch64_sve_vector_pcs void @spills_fills_stack_id_zpr2strided() #0 { entry: unreachable }
  15   define aarch64_sve_vector_pcs void @spills_fills_stack_id_zpr3() #0 { entry: unreachable }
  16   define aarch64_sve_vector_pcs void @spills_fills_stack_id_zpr4() #0 { entry: unreachable }
  17   define aarch64_sve_vector_pcs void @spills_fills_stack_id_zpr4strided() #0 { entry: unreachable }
  18
  19   attributes #0 = { nounwind "target-features"="+sve" }
  20   attributes #1 = { nounwind "target-features"="+sve2p1" }
  21
  22 ...
  23 ---
  24 name: spills_fills_stack_id_ppr
  25 tracksRegLiveness: true
  26 registers:
  27   - { id: 0, class: ppr }
  28 stack:
  29 liveins:
  30   - { reg: '$p0', virtual-reg: '%0' }
  31 body:             |
  32   bb.0.entry:
  33     liveins: $p0
  34
  35     ; CHECK-LABEL: name: spills_fills_stack_id_ppr
  36     ; CHECK: stack:
  37     ; CHECK:      - { id: 0, name: '', type: spill-slot, offset: 0, size: 2, alignment: 2
  38     ; CHECK-NEXT:     stack-id: scalable-vector, callee-saved-register: ''
  39
  40     ; EXPAND-LABEL: name: spills_fills_stack_id_ppr
  41     ; EXPAND: STR_PXI $p0, $sp, 7
  42     ; EXPAND: $p0 = LDR_PXI $sp, 7
  43
  44     %0:ppr = COPY $p0
  45
  46     $p0 = IMPLICIT_DEF
  47     $p1 = IMPLICIT_DEF
  48     $p2 = IMPLICIT_DEF
  49     $p3 = IMPLICIT_DEF
  50     $p4 = IMPLICIT_DEF
  51     $p5 = IMPLICIT_DEF
  52     $p6 = IMPLICIT_DEF
  53     $p7 = IMPLICIT_DEF
  54     $p8 = IMPLICIT_DEF
  55     $p9 = IMPLICIT_DEF
  56     $p10 = IMPLICIT_DEF
  57     $p11 = IMPLICIT_DEF
  58     $p12 = IMPLICIT_DEF
  59     $p13 = IMPLICIT_DEF
  60     $p14 = IMPLICIT_DEF
  61     $p15 = IMPLICIT_DEF
  62
  63     $p0 = COPY %0
  64     RET_ReallyLR
  65 ...
  66 ---
  67 name: spills_fills_stack_id_pnr
  68 tracksRegLiveness: true
  69 registers:
  70   - { id: 0, class: pnr }
  71 stack:
  72 liveins:
  73   - { reg: '$pn0', virtual-reg: '%0' }
  74 body:             |
  75   bb.0.entry:
  76     liveins: $pn0
  77
  78     ; CHECK-LABEL: name: spills_fills_stack_id_pnr
  79     ; CHECK: stack:
  80     ; CHECK:      - { id: 0, name: '', type: spill-slot, offset: 0, size: 2, alignment: 2
  81     ; CHECK-NEXT:     stack-id: scalable-vector, callee-saved-register: ''
  82
  83     ; EXPAND-LABEL: name: spills_fills_stack_id_pnr
  84     ; EXPAND: STR_PXI $p0, $sp, 7
  85     ; EXPAND: $p0 = LDR_PXI $sp, 7, implicit-def $pn0
  86
  87     %0:pnr = COPY $pn0
  88
  89     $pn0 = IMPLICIT_DEF
  90     $pn1 = IMPLICIT_DEF
  91     $pn2 = IMPLICIT_DEF
  92     $pn3 = IMPLICIT_DEF
  93     $pn4 = IMPLICIT_DEF
  94     $pn5 = IMPLICIT_DEF
  95     $pn6 = IMPLICIT_DEF
  96     $pn7 = IMPLICIT_DEF
  97     $pn8 = IMPLICIT_DEF
  98     $pn9 = IMPLICIT_DEF
  99     $pn10 = IMPLICIT_DEF
 100     $pn11 = IMPLICIT_DEF
 101     $pn12 = IMPLICIT_DEF
 102     $pn13 = IMPLICIT_DEF
 103     $pn14 = IMPLICIT_DEF
 104     $pn15 = IMPLICIT_DEF
 105
 106     $pn0 = COPY %0
 107     RET_ReallyLR
 108 ...
 109 ---
 110 name: spills_fills_stack_id_virtreg_pnr
 111 tracksRegLiveness: true
 112 registers:
 113   - { id: 0, class: pnr_p8to15 }
 114 stack:
 115 body:             |
 116   bb.0.entry:
 117     ; CHECK-LABEL: name: spills_fills_stack_id_virtreg_pnr
 118     ; CHECK: stack:
 119     ; CHECK:      - { id: 0, name: '', type: spill-slot, offset: 0, size: 2, alignment: 2
 120     ; CHECK-NEXT:     stack-id: scalable-vector, callee-saved-register: ''
 121
 122     ; EXPAND-LABEL: name: spills_fills_stack_id_virtreg_pnr
 123     ; EXPAND: renamable $pn8 = WHILEGE_CXX_B
 124     ; EXPAND: $p0 = ORR_PPzPP $p8, $p8, killed $p8
 125     ; EXPAND: STR_PXI killed renamable $p0, $sp, 7
 126     ;
 127     ; EXPAND: renamable $p0 = LDR_PXI $sp, 7
 128     ; EXPAND: $p8 = ORR_PPzPP $p0, $p0, killed $p0, implicit-def $pn8
 129     ; EXPAND: $p0 = PEXT_PCI_B killed renamable $pn8, 0
 130
 131
 132     %0:pnr_p8to15 = WHILEGE_CXX_B undef $x0, undef $x0, 0, implicit-def dead $nzcv
 133
 134     $pn0 = IMPLICIT_DEF
 135     $pn1 = IMPLICIT_DEF
 136     $pn2 = IMPLICIT_DEF
 137     $pn3 = IMPLICIT_DEF
 138     $pn4 = IMPLICIT_DEF
 139     $pn5 = IMPLICIT_DEF
 140     $pn6 = IMPLICIT_DEF
 141     $pn7 = IMPLICIT_DEF
 142     $pn8 = IMPLICIT_DEF
 143     $pn9 = IMPLICIT_DEF
 144     $pn10 = IMPLICIT_DEF
 145     $pn11 = IMPLICIT_DEF
 146     $pn12 = IMPLICIT_DEF
 147     $pn13 = IMPLICIT_DEF
 148     $pn14 = IMPLICIT_DEF
 149     $pn15 = IMPLICIT_DEF
 150
 151     $p0 = PEXT_PCI_B %0, 0
 152     RET_ReallyLR
 153 ...
 154 ---
 155 name: spills_fills_stack_id_zpr
 156 tracksRegLiveness: true
 157 registers:
 158   - { id: 0, class: zpr }
 159 stack:
 160 liveins:
 161   - { reg: '$z0', virtual-reg: '%0' }
 162 body:             |
 163   bb.0.entry:
 164     liveins: $z0
 165
 166     ; CHECK-LABEL: name: spills_fills_stack_id_zpr
 167     ; CHECK: stack:
 168     ; CHECK:      - { id: 0, name: '', type: spill-slot, offset: 0, size: 16, alignment: 16
 169     ; CHECK-NEXT:     stack-id: scalable-vector, callee-saved-register: ''
 170
 171     ; EXPAND-LABEL: name: spills_fills_stack_id_zpr
 172     ; EXPAND: STR_ZXI $z0, $sp, 0
 173     ; EXPAND: $z0 = LDR_ZXI $sp, 0
 174
 175     %0:zpr = COPY $z0
 176
 177     $z0_z1_z2_z3     = IMPLICIT_DEF
 178     $z4_z5_z6_z7     = IMPLICIT_DEF
 179     $z8_z9_z10_z11   = IMPLICIT_DEF
 180     $z12_z13_z14_z15 = IMPLICIT_DEF
 181     $z16_z17_z18_z19 = IMPLICIT_DEF
 182     $z20_z21_z22_z23 = IMPLICIT_DEF
 183     $z24_z25_z26_z27 = IMPLICIT_DEF
 184     $z28_z29_z30_z31 = IMPLICIT_DEF
 185
 186     $z0 = COPY %0
 187     RET_ReallyLR
 188 ...
 189 ---
 190 name: spills_fills_stack_id_zpr2
 191 tracksRegLiveness: true
 192 registers:
 193   - { id: 0, class: zpr2 }
 194 stack:
 195 liveins:
 196   - { reg: '$z0_z1', virtual-reg: '%0' }
 197 body:             |
 198   bb.0.entry:
 199     liveins: $z0_z1
 200
 201     ; CHECK-LABEL: name: spills_fills_stack_id_zpr2
 202     ; CHECK: stack:
 203     ; CHECK:      - { id: 0, name: '', type: spill-slot, offset: 0, size: 32, alignment: 16
 204     ; CHECK-NEXT:     stack-id: scalable-vector
 205
 206     ; EXPAND-LABEL: name: spills_fills_stack_id_zpr2
 207     ; EXPAND: STR_ZXI $z0, $sp, 0
 208     ; EXPAND: STR_ZXI $z1, $sp, 1
 209     ; EXPAND: $z0 = LDR_ZXI $sp, 0
 210     ; EXPAND: $z1 = LDR_ZXI $sp, 1
 211
 212     %0:zpr2 = COPY $z0_z1
 213
 214     $z0_z1_z2_z3     = IMPLICIT_DEF
 215     $z4_z5_z6_z7     = IMPLICIT_DEF
 216     $z8_z9_z10_z11   = IMPLICIT_DEF
 217     $z12_z13_z14_z15 = IMPLICIT_DEF
 218     $z16_z17_z18_z19 = IMPLICIT_DEF
 219     $z20_z21_z22_z23 = IMPLICIT_DEF
 220     $z24_z25_z26_z27 = IMPLICIT_DEF
 221     $z28_z29_z30_z31 = IMPLICIT_DEF
 222
 223     $z0_z1 = COPY %0
 224     RET_ReallyLR
 225 ...
 226 ---
 227 name: spills_fills_stack_id_zpr2strided
 228 tracksRegLiveness: true
 229 registers:
 230   - { id: 0, class: zpr2strided }
 231 stack:
 232 liveins:
 233   - { reg: '$z0_z8', virtual-reg: '%0' }
 234 body:             |
 235   bb.0.entry:
 236     liveins: $z0_z1
 237     successors: %bb.1
 238
 239     $z0_z8 = COPY $z0_z1
 240
 241     B %bb.1
 242
 243   bb.1:
 244     liveins: $z0_z8
 245
 246     ; CHECK-LABEL: name: spills_fills_stack_id_zpr2strided
 247     ; CHECK: stack:
 248     ; CHECK:      - { id: 0, name: '', type: spill-slot, offset: 0, size: 32, alignment: 16
 249     ; CHECK-NEXT:     stack-id: scalable-vector
 250
 251     ; EXPAND-LABEL: name: spills_fills_stack_id_zpr2strided
 252     ; EXPAND: STR_ZXI $z0, $sp, 0
 253     ; EXPAND: STR_ZXI $z8, $sp, 1
 254     ; EXPAND: $z0 = LDR_ZXI $sp, 0
 255     ; EXPAND: $z8 = LDR_ZXI $sp, 1
 256
 257     %0:zpr2strided = COPY $z0_z8
 258
 259     $z0_z1_z2_z3     = IMPLICIT_DEF
 260     $z4_z5_z6_z7     = IMPLICIT_DEF
 261     $z8_z9_z10_z11   = IMPLICIT_DEF
 262     $z12_z13_z14_z15 = IMPLICIT_DEF
 263     $z16_z17_z18_z19 = IMPLICIT_DEF
 264     $z20_z21_z22_z23 = IMPLICIT_DEF
 265     $z24_z25_z26_z27 = IMPLICIT_DEF
 266     $z28_z29_z30_z31 = IMPLICIT_DEF
 267
 268     $z0_z8 = COPY %0
 269     RET_ReallyLR
 270 ...
 271 ---
 272 name: spills_fills_stack_id_zpr3
 273 tracksRegLiveness: true
 274 registers:
 275   - { id: 0, class: zpr3 }
 276 stack:
 277 liveins:
 278   - { reg: '$z0_z1_z2', virtual-reg: '%0' }
 279 body:             |
 280   bb.0.entry:
 281     liveins: $z0_z1_z2
 282
 283     ; CHECK-LABEL: name: spills_fills_stack_id_zpr3
 284     ; CHECK: stack:
 285     ; CHECK:      - { id: 0, name: '', type: spill-slot, offset: 0, size: 48, alignment: 16
 286     ; CHECK-NEXT:     stack-id: scalable-vector
 287
 288     ; EXPAND-LABEL: name: spills_fills_stack_id_zpr3
 289     ; EXPAND: STR_ZXI $z0, $sp, 0
 290     ; EXPAND: STR_ZXI $z1, $sp, 1
 291     ; EXPAND: STR_ZXI $z2, $sp, 2
 292     ; EXPAND: $z0 = LDR_ZXI $sp, 0
 293     ; EXPAND: $z1 = LDR_ZXI $sp, 1
 294     ; EXPAND: $z2 = LDR_ZXI $sp, 2
 295
 296     %0:zpr3 = COPY $z0_z1_z2
 297
 298     $z0_z1_z2_z3     = IMPLICIT_DEF
 299     $z4_z5_z6_z7     = IMPLICIT_DEF
 300     $z8_z9_z10_z11   = IMPLICIT_DEF
 301     $z12_z13_z14_z15 = IMPLICIT_DEF
 302     $z16_z17_z18_z19 = IMPLICIT_DEF
 303     $z20_z21_z22_z23 = IMPLICIT_DEF
 304     $z24_z25_z26_z27 = IMPLICIT_DEF
 305     $z28_z29_z30_z31 = IMPLICIT_DEF
 306
 307     $z0_z1_z2 = COPY %0
 308     RET_ReallyLR
 309 ...
 310 ---
 311 name: spills_fills_stack_id_zpr4
 312 tracksRegLiveness: true
 313 registers:
 314   - { id: 0, class: zpr4 }
 315 stack:
 316 liveins:
 317   - { reg: '$z0_z1_z2_z3', virtual-reg: '%0' }
 318 body:             |
 319   bb.0.entry:
 320     liveins: $z0_z1_z2_z3
 321
 322     ; CHECK-LABEL: name: spills_fills_stack_id_zpr4
 323     ; CHECK: stack:
 324     ; CHECK:      - { id: 0, name: '', type: spill-slot, offset: 0, size: 64, alignment: 16
 325     ; CHECK-NEXT:     stack-id: scalable-vector
 326
 327     ; EXPAND-LABEL: name: spills_fills_stack_id_zpr4
 328     ; EXPAND: STR_ZXI $z0, $sp, 0
 329     ; EXPAND: STR_ZXI $z1, $sp, 1
 330     ; EXPAND: STR_ZXI $z2, $sp, 2
 331     ; EXPAND: STR_ZXI $z3, $sp, 3
 332     ; EXPAND: $z0 = LDR_ZXI $sp, 0
 333     ; EXPAND: $z1 = LDR_ZXI $sp, 1
 334     ; EXPAND: $z2 = LDR_ZXI $sp, 2
 335     ; EXPAND: $z3 = LDR_ZXI $sp, 3
 336
 337     %0:zpr4 = COPY $z0_z1_z2_z3
 338
 339     $z0_z1_z2_z3     = IMPLICIT_DEF
 340     $z4_z5_z6_z7     = IMPLICIT_DEF
 341     $z8_z9_z10_z11   = IMPLICIT_DEF
 342     $z12_z13_z14_z15 = IMPLICIT_DEF
 343     $z16_z17_z18_z19 = IMPLICIT_DEF
 344     $z20_z21_z22_z23 = IMPLICIT_DEF
 345     $z24_z25_z26_z27 = IMPLICIT_DEF
 346     $z28_z29_z30_z31 = IMPLICIT_DEF
 347
 348     $z0_z1_z2_z3 = COPY %0
 349     RET_ReallyLR
 350 ...
 351 ---
 352 name: spills_fills_stack_id_zpr4strided
 353 tracksRegLiveness: true
 354 registers:
 355   - { id: 0, class: zpr4strided }
 356 stack:
 357 liveins:
 358   - { reg: '$z0_z4_z8_z12', virtual-reg: '%0' }
 359 body:             |
 360   bb.0.entry:
 361     liveins: $z0_z1_z2_z3
 362
 363     $z0_z4_z8_z12 = COPY $z0_z1_z2_z3
 364
 365     B %bb.1
 366
 367   bb.1:
 368     liveins: $z0_z4_z8_z12
 369
 370     ; CHECK-LABEL: name: spills_fills_stack_id_zpr4strided
 371     ; CHECK: stack:
 372     ; CHECK:      - { id: 0, name: '', type: spill-slot, offset: 0, size: 64, alignment: 16
 373     ; CHECK-NEXT:     stack-id: scalable-vector
 374
 375     ; EXPAND-LABEL: name: spills_fills_stack_id_zpr4strided
 376     ; EXPAND: STR_ZXI $z0, $sp, 0
 377     ; EXPAND: STR_ZXI $z4, $sp, 1
 378     ; EXPAND: STR_ZXI $z8, $sp, 2
 379     ; EXPAND: STR_ZXI $z12, $sp, 3
 380     ; EXPAND: $z0 = LDR_ZXI $sp, 0
 381     ; EXPAND: $z4 = LDR_ZXI $sp, 1
 382     ; EXPAND: $z8 = LDR_ZXI $sp, 2
 383     ; EXPAND: $z12 = LDR_ZXI $sp, 3
 384
 385     %0:zpr4strided = COPY $z0_z4_z8_z12
 386
 387     $z0_z1_z2_z3     = IMPLICIT_DEF
 388     $z4_z5_z6_z7     = IMPLICIT_DEF
 389     $z8_z9_z10_z11   = IMPLICIT_DEF
 390     $z12_z13_z14_z15 = IMPLICIT_DEF
 391     $z16_z17_z18_z19 = IMPLICIT_DEF
 392     $z20_z21_z22_z23 = IMPLICIT_DEF
 393     $z24_z25_z26_z27 = IMPLICIT_DEF
 394     $z28_z29_z30_z31 = IMPLICIT_DEF
 395
 396     $z0_z4_z8_z12 = COPY %0
 397     RET_ReallyLR
 398 ...