llvm/test/CodeGen/AArch64/vecreduce-umax-legalization.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=aarch64-none-linux-gnu -mattr=+neon | FileCheck %s --check-prefix=CHECK
   3
   4 declare i1 @llvm.vector.reduce.umax.v1i1(<1 x i1> %a)
   5 declare i8 @llvm.vector.reduce.umax.v1i8(<1 x i8> %a)
   6 declare i16 @llvm.vector.reduce.umax.v1i16(<1 x i16> %a)
   7 declare i24 @llvm.vector.reduce.umax.v1i24(<1 x i24> %a)
   8 declare i32 @llvm.vector.reduce.umax.v1i32(<1 x i32> %a)
   9 declare i64 @llvm.vector.reduce.umax.v1i64(<1 x i64> %a)
  10 declare i128 @llvm.vector.reduce.umax.v1i128(<1 x i128> %a)
  11
  12 declare i64 @llvm.vector.reduce.umax.v2i64(<2 x i64> %a)
  13 declare i8 @llvm.vector.reduce.umax.v3i8(<3 x i8> %a)
  14 declare i8 @llvm.vector.reduce.umax.v9i8(<9 x i8> %a)
  15 declare i32 @llvm.vector.reduce.umax.v3i32(<3 x i32> %a)
  16 declare i1 @llvm.vector.reduce.umax.v4i1(<4 x i1> %a)
  17 declare i24 @llvm.vector.reduce.umax.v4i24(<4 x i24> %a)
  18 declare i128 @llvm.vector.reduce.umax.v2i128(<2 x i128> %a)
  19 declare i32 @llvm.vector.reduce.umax.v16i32(<16 x i32> %a)
  20
  21 define i1 @test_v1i1(<1 x i1> %a) nounwind {
  22 ; CHECK-LABEL: test_v1i1:
  23 ; CHECK:       // %bb.0:
  24 ; CHECK-NEXT:    and w0, w0, #0x1
  25 ; CHECK-NEXT:    ret
  26   %b = call i1 @llvm.vector.reduce.umax.v1i1(<1 x i1> %a)
  27   ret i1 %b
  28 }
  29
  30 define i8 @test_v1i8(<1 x i8> %a) nounwind {
  31 ; CHECK-LABEL: test_v1i8:
  32 ; CHECK:       // %bb.0:
  33 ; CHECK-NEXT:    // kill: def $d0 killed $d0 def $q0
  34 ; CHECK-NEXT:    umov w0, v0.b[0]
  35 ; CHECK-NEXT:    ret
  36   %b = call i8 @llvm.vector.reduce.umax.v1i8(<1 x i8> %a)
  37   ret i8 %b
  38 }
  39
  40 define i16 @test_v1i16(<1 x i16> %a) nounwind {
  41 ; CHECK-LABEL: test_v1i16:
  42 ; CHECK:       // %bb.0:
  43 ; CHECK-NEXT:    // kill: def $d0 killed $d0 def $q0
  44 ; CHECK-NEXT:    umov w0, v0.h[0]
  45 ; CHECK-NEXT:    ret
  46   %b = call i16 @llvm.vector.reduce.umax.v1i16(<1 x i16> %a)
  47   ret i16 %b
  48 }
  49
  50 define i24 @test_v1i24(<1 x i24> %a) nounwind {
  51 ; CHECK-LABEL: test_v1i24:
  52 ; CHECK:       // %bb.0:
  53 ; CHECK-NEXT:    ret
  54   %b = call i24 @llvm.vector.reduce.umax.v1i24(<1 x i24> %a)
  55   ret i24 %b
  56 }
  57
  58 define i32 @test_v1i32(<1 x i32> %a) nounwind {
  59 ; CHECK-LABEL: test_v1i32:
  60 ; CHECK:       // %bb.0:
  61 ; CHECK-NEXT:    // kill: def $d0 killed $d0 def $q0
  62 ; CHECK-NEXT:    fmov w0, s0
  63 ; CHECK-NEXT:    ret
  64   %b = call i32 @llvm.vector.reduce.umax.v1i32(<1 x i32> %a)
  65   ret i32 %b
  66 }
  67
  68 define i64 @test_v1i64(<1 x i64> %a) nounwind {
  69 ; CHECK-LABEL: test_v1i64:
  70 ; CHECK:       // %bb.0:
  71 ; CHECK-NEXT:    // kill: def $d0 killed $d0 def $q0
  72 ; CHECK-NEXT:    fmov x0, d0
  73 ; CHECK-NEXT:    ret
  74   %b = call i64 @llvm.vector.reduce.umax.v1i64(<1 x i64> %a)
  75   ret i64 %b
  76 }
  77
  78 define i128 @test_v1i128(<1 x i128> %a) nounwind {
  79 ; CHECK-LABEL: test_v1i128:
  80 ; CHECK:       // %bb.0:
  81 ; CHECK-NEXT:    ret
  82   %b = call i128 @llvm.vector.reduce.umax.v1i128(<1 x i128> %a)
  83   ret i128 %b
  84 }
  85
  86 ; No i64 vector support for UMAX.
  87 define i64 @test_v2i64(<2 x i64> %a) nounwind {
  88 ; CHECK-LABEL: test_v2i64:
  89 ; CHECK:       // %bb.0:
  90 ; CHECK-NEXT:    ext v1.16b, v0.16b, v0.16b, #8
  91 ; CHECK-NEXT:    cmhi d2, d0, d1
  92 ; CHECK-NEXT:    bif v0.8b, v1.8b, v2.8b
  93 ; CHECK-NEXT:    fmov x0, d0
  94 ; CHECK-NEXT:    ret
  95   %b = call i64 @llvm.vector.reduce.umax.v2i64(<2 x i64> %a)
  96   ret i64 %b
  97 }
  98
  99 define i8 @test_v3i8(<3 x i8> %a) nounwind {
 100 ; CHECK-LABEL: test_v3i8:
 101 ; CHECK:       // %bb.0:
 102 ; CHECK-NEXT:    movi v0.2d, #0000000000000000
 103 ; CHECK-NEXT:    mov v0.h[0], w0
 104 ; CHECK-NEXT:    mov v0.h[1], w1
 105 ; CHECK-NEXT:    mov v0.h[2], w2
 106 ; CHECK-NEXT:    bic v0.4h, #255, lsl #8
 107 ; CHECK-NEXT:    umaxv h0, v0.4h
 108 ; CHECK-NEXT:    fmov w0, s0
 109 ; CHECK-NEXT:    ret
 110   %b = call i8 @llvm.vector.reduce.umax.v3i8(<3 x i8> %a)
 111   ret i8 %b
 112 }
 113
 114 define i8 @test_v9i8(<9 x i8> %a) nounwind {
 115 ; CHECK-LABEL: test_v9i8:
 116 ; CHECK:       // %bb.0:
 117 ; CHECK-NEXT:    adrp x8, .LCPI9_0
 118 ; CHECK-NEXT:    ldr q1, [x8, :lo12:.LCPI9_0]
 119 ; CHECK-NEXT:    and v0.16b, v0.16b, v1.16b
 120 ; CHECK-NEXT:    umaxv b0, v0.16b
 121 ; CHECK-NEXT:    fmov w0, s0
 122 ; CHECK-NEXT:    ret
 123   %b = call i8 @llvm.vector.reduce.umax.v9i8(<9 x i8> %a)
 124   ret i8 %b
 125 }
 126
 127 define i32 @test_v3i32(<3 x i32> %a) nounwind {
 128 ; CHECK-LABEL: test_v3i32:
 129 ; CHECK:       // %bb.0:
 130 ; CHECK-NEXT:    mov v0.s[3], wzr
 131 ; CHECK-NEXT:    umaxv s0, v0.4s
 132 ; CHECK-NEXT:    fmov w0, s0
 133 ; CHECK-NEXT:    ret
 134   %b = call i32 @llvm.vector.reduce.umax.v3i32(<3 x i32> %a)
 135   ret i32 %b
 136 }
 137
 138 define i1 @test_v4i1(<4 x i1> %a) nounwind {
 139 ; CHECK-LABEL: test_v4i1:
 140 ; CHECK:       // %bb.0:
 141 ; CHECK-NEXT:    shl v0.4h, v0.4h, #15
 142 ; CHECK-NEXT:    cmlt v0.4h, v0.4h, #0
 143 ; CHECK-NEXT:    umaxv h0, v0.4h
 144 ; CHECK-NEXT:    fmov w8, s0
 145 ; CHECK-NEXT:    and w0, w8, #0x1
 146 ; CHECK-NEXT:    ret
 147   %b = call i1 @llvm.vector.reduce.umax.v4i1(<4 x i1> %a)
 148   ret i1 %b
 149 }
 150
 151 define i24 @test_v4i24(<4 x i24> %a) nounwind {
 152 ; CHECK-LABEL: test_v4i24:
 153 ; CHECK:       // %bb.0:
 154 ; CHECK-NEXT:    bic v0.4s, #255, lsl #24
 155 ; CHECK-NEXT:    umaxv s0, v0.4s
 156 ; CHECK-NEXT:    fmov w0, s0
 157 ; CHECK-NEXT:    ret
 158   %b = call i24 @llvm.vector.reduce.umax.v4i24(<4 x i24> %a)
 159   ret i24 %b
 160 }
 161
 162 define i128 @test_v2i128(<2 x i128> %a) nounwind {
 163 ; CHECK-LABEL: test_v2i128:
 164 ; CHECK:       // %bb.0:
 165 ; CHECK-NEXT:    cmp x2, x0
 166 ; CHECK-NEXT:    sbcs xzr, x3, x1
 167 ; CHECK-NEXT:    csel x0, x0, x2, lo
 168 ; CHECK-NEXT:    csel x1, x1, x3, lo
 169 ; CHECK-NEXT:    ret
 170   %b = call i128 @llvm.vector.reduce.umax.v2i128(<2 x i128> %a)
 171   ret i128 %b
 172 }
 173
 174 define i32 @test_v16i32(<16 x i32> %a) nounwind {
 175 ; CHECK-LABEL: test_v16i32:
 176 ; CHECK:       // %bb.0:
 177 ; CHECK-NEXT:    umax v1.4s, v1.4s, v3.4s
 178 ; CHECK-NEXT:    umax v0.4s, v0.4s, v2.4s
 179 ; CHECK-NEXT:    umax v0.4s, v0.4s, v1.4s
 180 ; CHECK-NEXT:    umaxv s0, v0.4s
 181 ; CHECK-NEXT:    fmov w0, s0
 182 ; CHECK-NEXT:    ret
 183   %b = call i32 @llvm.vector.reduce.umax.v16i32(<16 x i32> %a)
 184   ret i32 %b
 185 }