llvm/test/CodeGen/AMDGPU/GlobalISel/inst-select-brcond.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -march=amdgcn -run-pass=instruction-select -global-isel-abort=2 -pass-remarks-missed='gisel*'  -verify-machineinstrs %s -o - 2> %t  | FileCheck -check-prefixes=GCN %s
   3 # RUN: FileCheck -check-prefix=ERR  %s < %t
   4
   5 # ERR-NOT: remark:
   6 # ERR: remark: <unknown>:0:0: cannot select: G_BRCOND %1:sgpr(s1), %bb.1 (in function: brcond_sgpr)
   7 # ERR-NEXT: remark: <unknown>:0:0: cannot select: G_BRCOND %1:vgpr(s1), %bb.1 (in function: brcond_vgpr)
   8 # ERR-NOT: remark:
   9
  10 ---
  11
  12 name:            brcond_scc
  13 legalized:       true
  14 regBankSelected: true
  15
  16 body: |
  17   ; GCN-LABEL: name: brcond_scc
  18   ; GCN: bb.0:
  19   ; GCN-NEXT:   successors: %bb.1(0x80000000)
  20   ; GCN-NEXT:   liveins: $sgpr0, $sgpr1
  21   ; GCN-NEXT: {{  $}}
  22   ; GCN-NEXT:   [[COPY:%[0-9]+]]:sreg_32 = COPY $sgpr0
  23   ; GCN-NEXT:   [[COPY1:%[0-9]+]]:sreg_32 = COPY $sgpr1
  24   ; GCN-NEXT:   S_CMP_EQ_U32 [[COPY]], [[COPY1]], implicit-def $scc
  25   ; GCN-NEXT:   [[COPY2:%[0-9]+]]:sreg_32 = COPY $scc
  26   ; GCN-NEXT:   $scc = COPY [[COPY2]]
  27   ; GCN-NEXT:   S_CBRANCH_SCC1 %bb.1, implicit $scc
  28   ; GCN-NEXT: {{  $}}
  29   ; GCN-NEXT: bb.1:
  30   bb.0:
  31     liveins: $sgpr0, $sgpr1
  32
  33     %0:sgpr(s32) = COPY $sgpr0
  34     %1:sgpr(s32) = COPY $sgpr1
  35     %2:sgpr(s32) = G_ICMP intpred(eq), %0, %1
  36     G_BRCOND %2, %bb.1
  37
  38   bb.1:
  39
  40 ...
  41
  42 ---
  43
  44 name:            brcond_scc_impdef
  45 legalized:       true
  46 regBankSelected: true
  47
  48 body: |
  49   ; GCN-LABEL: name: brcond_scc_impdef
  50   ; GCN: bb.0:
  51   ; GCN-NEXT:   successors: %bb.1(0x80000000)
  52   ; GCN-NEXT:   liveins: $sgpr0, $sgpr1
  53   ; GCN-NEXT: {{  $}}
  54   ; GCN-NEXT:   [[DEF:%[0-9]+]]:sreg_32 = IMPLICIT_DEF
  55   ; GCN-NEXT:   $scc = COPY [[DEF]]
  56   ; GCN-NEXT:   S_CBRANCH_SCC1 %bb.1, implicit $scc
  57   ; GCN-NEXT: {{  $}}
  58   ; GCN-NEXT: bb.1:
  59   bb.0:
  60     liveins: $sgpr0, $sgpr1
  61
  62     %0:sgpr(s32) = G_IMPLICIT_DEF
  63     G_BRCOND %0, %bb.1
  64
  65   bb.1:
  66
  67 ...
  68
  69 ---
  70
  71 name:            brcond_scc_br
  72 legalized:       true
  73 regBankSelected: true
  74
  75 body: |
  76   ; GCN-LABEL: name: brcond_scc_br
  77   ; GCN: bb.0:
  78   ; GCN-NEXT:   successors: %bb.1(0x80000000)
  79   ; GCN-NEXT:   liveins: $sgpr0, $sgpr1
  80   ; GCN-NEXT: {{  $}}
  81   ; GCN-NEXT:   [[COPY:%[0-9]+]]:sreg_32 = COPY $sgpr0
  82   ; GCN-NEXT:   [[COPY1:%[0-9]+]]:sreg_32 = COPY $sgpr1
  83   ; GCN-NEXT:   S_CMP_EQ_U32 [[COPY]], [[COPY1]], implicit-def $scc
  84   ; GCN-NEXT:   [[COPY2:%[0-9]+]]:sreg_32 = COPY $scc
  85   ; GCN-NEXT:   $scc = COPY [[COPY2]]
  86   ; GCN-NEXT:   S_CBRANCH_SCC1 %bb.1, implicit $scc
  87   ; GCN-NEXT:   S_BRANCH %bb.1
  88   ; GCN-NEXT: {{  $}}
  89   ; GCN-NEXT: bb.1:
  90   ; GCN-NEXT:   successors: %bb.2(0x80000000)
  91   ; GCN-NEXT: {{  $}}
  92   ; GCN-NEXT: {{  $}}
  93   ; GCN-NEXT: bb.2:
  94   bb.0:
  95     liveins: $sgpr0, $sgpr1
  96
  97     %0:sgpr(s32) = COPY $sgpr0
  98     %1:sgpr(s32) = COPY $sgpr1
  99     %2:sgpr(s32) = G_ICMP intpred(eq), %0, %1
 100     G_BRCOND %2, %bb.1
 101     G_BR %bb.1
 102
 103   bb.1:
 104
 105   bb.2:
 106
 107 ...
 108
 109 ---
 110
 111 name:            brcond_vcc
 112 legalized:       true
 113 regBankSelected: true
 114
 115 body: |
 116   ; GCN-LABEL: name: brcond_vcc
 117   ; GCN: bb.0:
 118   ; GCN-NEXT:   successors: %bb.1(0x80000000)
 119   ; GCN-NEXT:   liveins: $vgpr0, $vgpr1
 120   ; GCN-NEXT: {{  $}}
 121   ; GCN-NEXT:   [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
 122   ; GCN-NEXT:   [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
 123   ; GCN-NEXT:   [[V_CMP_EQ_U32_e64_:%[0-9]+]]:sreg_64 = V_CMP_EQ_U32_e64 [[COPY]], [[COPY1]], implicit $exec
 124   ; GCN-NEXT:   $vcc = COPY [[V_CMP_EQ_U32_e64_]]
 125   ; GCN-NEXT:   S_CBRANCH_VCCNZ %bb.1, implicit $vcc
 126   ; GCN-NEXT: {{  $}}
 127   ; GCN-NEXT: bb.1:
 128   bb.0:
 129     liveins: $vgpr0, $vgpr1
 130
 131     %0:vgpr(s32) = COPY $vgpr0
 132     %1:vgpr(s32) = COPY $vgpr1
 133     %2:vcc(s1) = G_ICMP intpred(eq), %0, %1
 134     G_BRCOND %2, %bb.1
 135
 136   bb.1:
 137
 138 ...
 139
 140 # Don't try to select this.
 141 ---
 142
 143 name:            brcond_sgpr
 144 legalized:       true
 145 regBankSelected: true
 146
 147 body: |
 148   ; GCN-LABEL: name: brcond_sgpr
 149   ; GCN: bb.0:
 150   ; GCN-NEXT:   successors: %bb.1(0x80000000)
 151   ; GCN-NEXT:   liveins: $sgpr0, $sgpr1
 152   ; GCN-NEXT: {{  $}}
 153   ; GCN-NEXT:   [[COPY:%[0-9]+]]:sgpr(s32) = COPY $sgpr0
 154   ; GCN-NEXT:   [[TRUNC:%[0-9]+]]:sgpr(s1) = G_TRUNC [[COPY]](s32)
 155   ; GCN-NEXT:   G_BRCOND [[TRUNC]](s1), %bb.1
 156   ; GCN-NEXT: {{  $}}
 157   ; GCN-NEXT: bb.1:
 158   bb.0:
 159     liveins: $sgpr0, $sgpr1
 160
 161     %0:sgpr(s32) = COPY $sgpr0
 162     %1:sgpr(s1) = G_TRUNC %0
 163     G_BRCOND %1, %bb.1
 164
 165   bb.1:
 166
 167 ...
 168
 169 # Don't try to select this.
 170 ---
 171
 172 name:            brcond_vgpr
 173 legalized:       true
 174 regBankSelected: true
 175
 176 body: |
 177   ; GCN-LABEL: name: brcond_vgpr
 178   ; GCN: bb.0:
 179   ; GCN-NEXT:   successors: %bb.1(0x80000000)
 180   ; GCN-NEXT:   liveins: $vgpr0, $vgpr1
 181   ; GCN-NEXT: {{  $}}
 182   ; GCN-NEXT:   [[COPY:%[0-9]+]]:vgpr(s32) = COPY $vgpr0
 183   ; GCN-NEXT:   [[TRUNC:%[0-9]+]]:vgpr(s1) = G_TRUNC [[COPY]](s32)
 184   ; GCN-NEXT:   G_BRCOND [[TRUNC]](s1), %bb.1
 185   ; GCN-NEXT: {{  $}}
 186   ; GCN-NEXT: bb.1:
 187   bb.0:
 188     liveins: $vgpr0, $vgpr1
 189
 190     %0:vgpr(s32) = COPY $vgpr0
 191     %1:vgpr(s1) = G_TRUNC %0
 192     G_BRCOND %1, %bb.1
 193
 194   bb.1:
 195
 196 ...
 197
 198 ---
 199
 200 name:            brcond_class_intrinsic
 201 legalized:       true
 202 regBankSelected: true
 203
 204 body:             |
 205   ; GCN-LABEL: name: brcond_class_intrinsic
 206   ; GCN: bb.0:
 207   ; GCN-NEXT:   successors: %bb.1(0x80000000)
 208   ; GCN-NEXT:   liveins: $vgpr0, $vgpr1
 209   ; GCN-NEXT: {{  $}}
 210   ; GCN-NEXT:   [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
 211   ; GCN-NEXT:   [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
 212   ; GCN-NEXT:   [[V_CMP_CLASS_F32_e64_:%[0-9]+]]:sreg_64 = V_CMP_CLASS_F32_e64 0, [[COPY]], [[COPY1]], implicit $exec
 213   ; GCN-NEXT:   $vcc = COPY [[V_CMP_CLASS_F32_e64_]]
 214   ; GCN-NEXT:   S_CBRANCH_VCCNZ %bb.1, implicit $vcc
 215   ; GCN-NEXT: {{  $}}
 216   ; GCN-NEXT: bb.1:
 217   bb.0:
 218     liveins: $vgpr0, $vgpr1
 219
 220     %0:vgpr(s32) = COPY $vgpr0
 221     %1:vgpr(s32) = COPY $vgpr1
 222     %2:vcc(s1) = G_INTRINSIC intrinsic(@llvm.amdgcn.class), %0:vgpr(s32), %1:vgpr(s32)
 223     G_BRCOND %2(s1), %bb.1
 224
 225   bb.1:
 226
 227 ...
 228
 229 ---
 230
 231 name:            brcond_cmp_logic
 232 legalized:       true
 233 regBankSelected: true
 234
 235 body: |
 236   ; GCN-LABEL: name: brcond_cmp_logic
 237   ; GCN: bb.0:
 238   ; GCN-NEXT:   successors: %bb.1(0x80000000)
 239   ; GCN-NEXT:   liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3
 240   ; GCN-NEXT: {{  $}}
 241   ; GCN-NEXT:   [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
 242   ; GCN-NEXT:   [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
 243   ; GCN-NEXT:   [[COPY2:%[0-9]+]]:vgpr_32 = COPY $vgpr2
 244   ; GCN-NEXT:   [[COPY3:%[0-9]+]]:vgpr_32 = COPY $vgpr3
 245   ; GCN-NEXT:   [[V_CMP_EQ_U32_e64_:%[0-9]+]]:sreg_64_xexec = V_CMP_EQ_U32_e64 [[COPY]], [[COPY1]], implicit $exec
 246   ; GCN-NEXT:   [[V_CMP_EQ_F32_e64_:%[0-9]+]]:sreg_64_xexec = nofpexcept V_CMP_EQ_F32_e64 0, [[COPY2]], 0, [[COPY3]], 0, implicit $mode, implicit $exec
 247   ; GCN-NEXT:   [[S_AND_B64_:%[0-9]+]]:sreg_64 = S_AND_B64 [[V_CMP_EQ_U32_e64_]], [[V_CMP_EQ_F32_e64_]], implicit-def dead $scc
 248   ; GCN-NEXT:   $vcc = COPY [[S_AND_B64_]]
 249   ; GCN-NEXT:   S_CBRANCH_VCCNZ %bb.1, implicit $vcc
 250   ; GCN-NEXT: {{  $}}
 251   ; GCN-NEXT: bb.1:
 252   bb.0:
 253     liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3
 254
 255     %0:vgpr(s32) = COPY $vgpr0
 256     %1:vgpr(s32) = COPY $vgpr1
 257     %2:vgpr(s32) = COPY $vgpr2
 258     %3:vgpr(s32) = COPY $vgpr3
 259     %4:vcc(s1) = G_ICMP intpred(eq), %0, %1
 260     %5:vcc(s1) = G_FCMP floatpred(oeq), %2, %3
 261     %6:vcc(s1) = G_AND %4, %5
 262     G_BRCOND %6(s1), %bb.1
 263
 264   bb.1:
 265
 266 ...
 267
 268 ---
 269
 270 name:            brcond_logic
 271 legalized:       true
 272 regBankSelected: true
 273
 274 body:             |
 275   ; GCN-LABEL: name: brcond_logic
 276   ; GCN: bb.0:
 277   ; GCN-NEXT:   successors: %bb.1(0x80000000)
 278   ; GCN-NEXT:   liveins: $sgpr0, $vgpr0, $vgpr1
 279   ; GCN-NEXT: {{  $}}
 280   ; GCN-NEXT:   [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
 281   ; GCN-NEXT:   [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
 282   ; GCN-NEXT:   [[COPY2:%[0-9]+]]:sreg_32 = COPY $sgpr0
 283   ; GCN-NEXT:   [[S_AND_B32_:%[0-9]+]]:sreg_32 = S_AND_B32 1, [[COPY2]], implicit-def dead $scc
 284   ; GCN-NEXT:   [[V_CMP_NE_U32_e64_:%[0-9]+]]:sreg_64_xexec = V_CMP_NE_U32_e64 0, [[S_AND_B32_]], implicit $exec
 285   ; GCN-NEXT:   [[V_CMP_EQ_U32_e64_:%[0-9]+]]:sreg_64_xexec = V_CMP_EQ_U32_e64 [[COPY]], [[COPY1]], implicit $exec
 286   ; GCN-NEXT:   [[S_AND_B64_:%[0-9]+]]:sreg_64_xexec = S_AND_B64 [[V_CMP_EQ_U32_e64_]], [[V_CMP_NE_U32_e64_]], implicit-def dead $scc
 287   ; GCN-NEXT:   [[S_AND_B64_1:%[0-9]+]]:sreg_64 = S_AND_B64 [[S_AND_B64_]], $exec, implicit-def dead $scc
 288   ; GCN-NEXT:   $vcc = COPY [[S_AND_B64_1]]
 289   ; GCN-NEXT:   S_CBRANCH_VCCNZ %bb.1, implicit $vcc
 290   ; GCN-NEXT: {{  $}}
 291   ; GCN-NEXT: bb.1:
 292   bb.0:
 293     liveins: $sgpr0, $vgpr0, $vgpr1
 294
 295     %0:vgpr(s32) = COPY $vgpr0
 296     %1:vgpr(s32) = COPY $vgpr1
 297     %2:sgpr(s32) = COPY $sgpr0
 298     %3:sgpr(s1) = G_TRUNC %2(s32)
 299     %4:vcc(s1) = COPY %3(s1)
 300     %5:vcc(s1) = G_ICMP intpred(eq), %0, %1
 301     %6:vcc(s1) = G_AND %5, %4
 302     G_BRCOND %6(s1), %bb.1
 303
 304   bb.1:
 305
 306 ...
 307
 308 ---
 309
 310 name:            brcond_logic_const
 311 legalized:       true
 312 regBankSelected: true
 313
 314 body:             |
 315   ; GCN-LABEL: name: brcond_logic_const
 316   ; GCN: bb.0:
 317   ; GCN-NEXT:   successors: %bb.1(0x80000000)
 318   ; GCN-NEXT:   liveins: $vgpr0, $vgpr1
 319   ; GCN-NEXT: {{  $}}
 320   ; GCN-NEXT:   [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
 321   ; GCN-NEXT:   [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
 322   ; GCN-NEXT:   [[V_CMP_EQ_U32_e64_:%[0-9]+]]:sreg_64_xexec = V_CMP_EQ_U32_e64 [[COPY]], [[COPY1]], implicit $exec
 323   ; GCN-NEXT:   [[S_MOV_B64_:%[0-9]+]]:sreg_64_xexec = S_MOV_B64 -1
 324   ; GCN-NEXT:   [[S_XOR_B64_:%[0-9]+]]:sreg_64_xexec = S_XOR_B64 [[V_CMP_EQ_U32_e64_]], [[S_MOV_B64_]], implicit-def dead $scc
 325   ; GCN-NEXT:   [[S_AND_B64_:%[0-9]+]]:sreg_64 = S_AND_B64 [[S_XOR_B64_]], $exec, implicit-def dead $scc
 326   ; GCN-NEXT:   $vcc = COPY [[S_AND_B64_]]
 327   ; GCN-NEXT:   S_CBRANCH_VCCNZ %bb.1, implicit $vcc
 328   ; GCN-NEXT: {{  $}}
 329   ; GCN-NEXT: bb.1:
 330   bb.0:
 331     liveins: $vgpr0, $vgpr1
 332
 333     %0:vgpr(s32) = COPY $vgpr0
 334     %1:vgpr(s32) = COPY $vgpr1
 335     %2:vcc(s1) = G_ICMP intpred(eq), %0, %1
 336     %3:sgpr(s1) = G_CONSTANT i1 true
 337     %4:vcc(s1) = COPY %3(s1)
 338     %5:vcc(s1) = G_XOR %2, %4
 339     G_BRCOND %5(s1), %bb.1
 340
 341   bb.1:
 342
 343 ...