llvm/test/CodeGen/AMDGPU/GlobalISel/llvm.amdgcn.image.store.2d.d16.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -global-isel -mtriple=amdgcn-mesa-mesa3d -mcpu=tonga -o - %s | FileCheck -check-prefix=UNPACKED %s
   3 ; RUN: llc -global-isel -mtriple=amdgcn-mesa-mesa3d -mcpu=gfx810 -o - %s | FileCheck -check-prefix=GFX81 %s
   4 ; FIXME: llc -global-isel -mtriple=amdgcn-mesa-mesa3d -mcpu=gfx900 -o - %s | FileCheck -check-prefix=GFX9 %s
   5 ; FIXME: llc -global-isel -mtriple=amdgcn-mesa-mesa3d -mcpu=gfx1010 -o - %s | FileCheck -check-prefix=GFX10 %s
   6
   7 define amdgpu_ps void @image_store_f16(<8 x i32> inreg %rsrc, i32 %s, i32 %t, half %data) {
   8 ; UNPACKED-LABEL: image_store_f16:
   9 ; UNPACKED:       ; %bb.0:
  10 ; UNPACKED-NEXT:    s_mov_b32 s0, s2
  11 ; UNPACKED-NEXT:    s_mov_b32 s1, s3
  12 ; UNPACKED-NEXT:    s_mov_b32 s2, s4
  13 ; UNPACKED-NEXT:    s_mov_b32 s3, s5
  14 ; UNPACKED-NEXT:    s_mov_b32 s4, s6
  15 ; UNPACKED-NEXT:    s_mov_b32 s5, s7
  16 ; UNPACKED-NEXT:    s_mov_b32 s6, s8
  17 ; UNPACKED-NEXT:    s_mov_b32 s7, s9
  18 ; UNPACKED-NEXT:    image_store v2, v[0:1], s[0:7] dmask:0x1 unorm d16
  19 ; UNPACKED-NEXT:    s_endpgm
  20 ;
  21 ; GFX81-LABEL: image_store_f16:
  22 ; GFX81:       ; %bb.0:
  23 ; GFX81-NEXT:    s_mov_b32 s0, s2
  24 ; GFX81-NEXT:    s_mov_b32 s1, s3
  25 ; GFX81-NEXT:    s_mov_b32 s2, s4
  26 ; GFX81-NEXT:    s_mov_b32 s3, s5
  27 ; GFX81-NEXT:    s_mov_b32 s4, s6
  28 ; GFX81-NEXT:    s_mov_b32 s5, s7
  29 ; GFX81-NEXT:    s_mov_b32 s6, s8
  30 ; GFX81-NEXT:    s_mov_b32 s7, s9
  31 ; GFX81-NEXT:    image_store v2, v[0:1], s[0:7] dmask:0x1 unorm d16
  32 ; GFX81-NEXT:    s_endpgm
  33   call void @llvm.amdgcn.image.store.2d.f16.i32(half %data, i32 1, i32 %s, i32 %t, <8 x i32> %rsrc, i32 0, i32 0)
  34   ret void
  35 }
  36
  37 define amdgpu_ps void @image_store_v2f16(<8 x i32> inreg %rsrc, i32 %s, i32 %t, <2 x half> %in) {
  38 ; UNPACKED-LABEL: image_store_v2f16:
  39 ; UNPACKED:       ; %bb.0:
  40 ; UNPACKED-NEXT:    s_mov_b32 s0, s2
  41 ; UNPACKED-NEXT:    s_mov_b32 s1, s3
  42 ; UNPACKED-NEXT:    s_mov_b32 s2, s4
  43 ; UNPACKED-NEXT:    s_mov_b32 s3, s5
  44 ; UNPACKED-NEXT:    s_mov_b32 s4, s6
  45 ; UNPACKED-NEXT:    s_mov_b32 s5, s7
  46 ; UNPACKED-NEXT:    s_mov_b32 s6, s8
  47 ; UNPACKED-NEXT:    s_mov_b32 s7, s9
  48 ; UNPACKED-NEXT:    v_lshrrev_b32_e32 v3, 16, v2
  49 ; UNPACKED-NEXT:    image_store v[2:3], v[0:1], s[0:7] dmask:0x3 unorm d16
  50 ; UNPACKED-NEXT:    s_endpgm
  51 ;
  52 ; GFX81-LABEL: image_store_v2f16:
  53 ; GFX81:       ; %bb.0:
  54 ; GFX81-NEXT:    s_mov_b32 s0, s2
  55 ; GFX81-NEXT:    s_mov_b32 s1, s3
  56 ; GFX81-NEXT:    s_mov_b32 s2, s4
  57 ; GFX81-NEXT:    s_mov_b32 s3, s5
  58 ; GFX81-NEXT:    s_mov_b32 s4, s6
  59 ; GFX81-NEXT:    s_mov_b32 s5, s7
  60 ; GFX81-NEXT:    s_mov_b32 s6, s8
  61 ; GFX81-NEXT:    s_mov_b32 s7, s9
  62 ; GFX81-NEXT:    image_store v[2:3], v[0:1], s[0:7] dmask:0x3 unorm d16
  63 ; GFX81-NEXT:    s_endpgm
  64   call void @llvm.amdgcn.image.store.2d.v2f16.i32(<2 x half> %in, i32 3, i32 %s, i32 %t, <8 x i32> %rsrc, i32 0, i32 0)
  65   ret void
  66 }
  67
  68 define amdgpu_ps void @image_store_v3f16(<8 x i32> inreg %rsrc, i32 %s, i32 %t, <3 x half> %in) {
  69 ; UNPACKED-LABEL: image_store_v3f16:
  70 ; UNPACKED:       ; %bb.0:
  71 ; UNPACKED-NEXT:    v_mov_b32_e32 v5, v1
  72 ; UNPACKED-NEXT:    v_mov_b32_e32 v1, v2
  73 ; UNPACKED-NEXT:    s_mov_b32 s0, s2
  74 ; UNPACKED-NEXT:    s_mov_b32 s1, s3
  75 ; UNPACKED-NEXT:    s_mov_b32 s2, s4
  76 ; UNPACKED-NEXT:    s_mov_b32 s3, s5
  77 ; UNPACKED-NEXT:    s_mov_b32 s4, s6
  78 ; UNPACKED-NEXT:    s_mov_b32 s5, s7
  79 ; UNPACKED-NEXT:    s_mov_b32 s6, s8
  80 ; UNPACKED-NEXT:    s_mov_b32 s7, s9
  81 ; UNPACKED-NEXT:    v_mov_b32_e32 v4, v0
  82 ; UNPACKED-NEXT:    v_lshrrev_b32_e32 v2, 16, v1
  83 ; UNPACKED-NEXT:    image_store v[1:3], v[4:5], s[0:7] dmask:0x7 unorm d16
  84 ; UNPACKED-NEXT:    s_endpgm
  85 ;
  86 ; GFX81-LABEL: image_store_v3f16:
  87 ; GFX81:       ; %bb.0:
  88 ; GFX81-NEXT:    v_lshrrev_b32_e32 v4, 16, v2
  89 ; GFX81-NEXT:    v_lshlrev_b32_e32 v4, 16, v4
  90 ; GFX81-NEXT:    s_mov_b32 s0, s2
  91 ; GFX81-NEXT:    s_mov_b32 s1, s3
  92 ; GFX81-NEXT:    s_mov_b32 s2, s4
  93 ; GFX81-NEXT:    s_mov_b32 s3, s5
  94 ; GFX81-NEXT:    s_mov_b32 s4, s6
  95 ; GFX81-NEXT:    s_mov_b32 s5, s7
  96 ; GFX81-NEXT:    s_mov_b32 s6, s8
  97 ; GFX81-NEXT:    s_mov_b32 s7, s9
  98 ; GFX81-NEXT:    v_or_b32_sdwa v2, v2, v4 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:WORD_0 src1_sel:DWORD
  99 ; GFX81-NEXT:    v_and_b32_e32 v3, 0xffff, v3
 100 ; GFX81-NEXT:    v_mov_b32_e32 v4, 0
 101 ; GFX81-NEXT:    image_store v[2:4], v[0:1], s[0:7] dmask:0x7 unorm d16
 102 ; GFX81-NEXT:    s_endpgm
 103   call void @llvm.amdgcn.image.store.2d.v3f16.i32(<3 x half> %in, i32 7, i32 %s, i32 %t, <8 x i32> %rsrc, i32 0, i32 0)
 104   ret void
 105 }
 106
 107 define amdgpu_ps void @image_store_v4f16(<8 x i32> inreg %rsrc, i32 %s, i32 %t, <4 x half> %in) {
 108 ; UNPACKED-LABEL: image_store_v4f16:
 109 ; UNPACKED:       ; %bb.0:
 110 ; UNPACKED-NEXT:    v_mov_b32_e32 v6, v1
 111 ; UNPACKED-NEXT:    v_mov_b32_e32 v1, v2
 112 ; UNPACKED-NEXT:    s_mov_b32 s0, s2
 113 ; UNPACKED-NEXT:    s_mov_b32 s1, s3
 114 ; UNPACKED-NEXT:    s_mov_b32 s2, s4
 115 ; UNPACKED-NEXT:    s_mov_b32 s3, s5
 116 ; UNPACKED-NEXT:    s_mov_b32 s4, s6
 117 ; UNPACKED-NEXT:    s_mov_b32 s5, s7
 118 ; UNPACKED-NEXT:    s_mov_b32 s6, s8
 119 ; UNPACKED-NEXT:    s_mov_b32 s7, s9
 120 ; UNPACKED-NEXT:    v_mov_b32_e32 v5, v0
 121 ; UNPACKED-NEXT:    v_lshrrev_b32_e32 v2, 16, v1
 122 ; UNPACKED-NEXT:    v_lshrrev_b32_e32 v4, 16, v3
 123 ; UNPACKED-NEXT:    image_store v[1:4], v[5:6], s[0:7] dmask:0xf unorm d16
 124 ; UNPACKED-NEXT:    s_endpgm
 125 ;
 126 ; GFX81-LABEL: image_store_v4f16:
 127 ; GFX81:       ; %bb.0:
 128 ; GFX81-NEXT:    s_mov_b32 s0, s2
 129 ; GFX81-NEXT:    s_mov_b32 s1, s3
 130 ; GFX81-NEXT:    s_mov_b32 s2, s4
 131 ; GFX81-NEXT:    s_mov_b32 s3, s5
 132 ; GFX81-NEXT:    s_mov_b32 s4, s6
 133 ; GFX81-NEXT:    s_mov_b32 s5, s7
 134 ; GFX81-NEXT:    s_mov_b32 s6, s8
 135 ; GFX81-NEXT:    s_mov_b32 s7, s9
 136 ; GFX81-NEXT:    image_store v[2:5], v[0:1], s[0:7] dmask:0xf unorm d16
 137 ; GFX81-NEXT:    s_endpgm
 138   call void @llvm.amdgcn.image.store.2d.v4f16.i32(<4 x half> %in, i32 15, i32 %s, i32 %t, <8 x i32> %rsrc, i32 0, i32 0)
 139   ret void
 140 }
 141
 142 declare void @llvm.amdgcn.image.store.2d.f16.i32(half, i32 immarg, i32, i32, <8 x i32>, i32 immarg, i32 immarg) #0
 143 declare void @llvm.amdgcn.image.store.2d.v2f16.i32(<2 x half>, i32 immarg, i32, i32, <8 x i32>, i32 immarg, i32 immarg) #0
 144 declare void @llvm.amdgcn.image.store.2d.v3f16.i32(<3 x half>, i32 immarg, i32, i32, <8 x i32>, i32 immarg, i32 immarg) #0
 145 declare void @llvm.amdgcn.image.store.2d.v4f16.i32(<4 x half>, i32 immarg, i32, i32, <8 x i32>, i32 immarg, i32 immarg) #0
 146
 147 attributes #0 = { nounwind writeonly }