llvm/test/CodeGen/AMDGPU/GlobalISel/regbankselect-amdgcn.ds.gws.init.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -march=amdgcn -mcpu=fiji -run-pass=amdgpu-regbankselect -regbankselect-fast -verify-machineinstrs -o - %s | FileCheck %s
   3 # RUN: llc -march=amdgcn -mcpu=fiji -run-pass=amdgpu-regbankselect -regbankselect-greedy -verify-machineinstrs -o - %s | FileCheck %s
   4
   5 ---
   6 name: ds_gws_init_s_s
   7 legalized: true
   8 tracksRegLiveness: true
   9
  10 body: |
  11   bb.0:
  12     liveins: $sgpr0, $sgpr1
  13     ; CHECK-LABEL: name: ds_gws_init_s_s
  14     ; CHECK: liveins: $sgpr0, $sgpr1
  15     ; CHECK-NEXT: {{  $}}
  16     ; CHECK-NEXT: [[COPY:%[0-9]+]]:sgpr(s32) = COPY $sgpr0
  17     ; CHECK-NEXT: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr1
  18     ; CHECK-NEXT: [[COPY2:%[0-9]+]]:vgpr(s32) = COPY [[COPY]](s32)
  19     ; CHECK-NEXT: G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.ds.gws.init), [[COPY2]](s32), [[COPY1]](s32)
  20     %0:_(s32) = COPY $sgpr0
  21     %1:_(s32) = COPY $sgpr1
  22     G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.ds.gws.init), %0, %1
  23 ...
  24
  25 ---
  26 name: ds_gws_init_s_v
  27 legalized: true
  28 tracksRegLiveness: true
  29
  30 body: |
  31   bb.0:
  32     liveins: $sgpr0, $vgpr0
  33     ; CHECK-LABEL: name: ds_gws_init_s_v
  34     ; CHECK: liveins: $sgpr0, $vgpr0
  35     ; CHECK-NEXT: {{  $}}
  36     ; CHECK-NEXT: [[COPY:%[0-9]+]]:sgpr(s32) = COPY $sgpr0
  37     ; CHECK-NEXT: [[COPY1:%[0-9]+]]:vgpr_32(s32) = COPY $vgpr0
  38     ; CHECK-NEXT: [[COPY2:%[0-9]+]]:vgpr(s32) = COPY [[COPY]](s32)
  39     ; CHECK-NEXT: [[V_READFIRSTLANE_B32_:%[0-9]+]]:sreg_32(s32) = V_READFIRSTLANE_B32 [[COPY1]](s32), implicit $exec
  40     ; CHECK-NEXT: G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.ds.gws.init), [[COPY2]](s32), [[V_READFIRSTLANE_B32_]](s32)
  41     %0:_(s32) = COPY $sgpr0
  42     %1:_(s32) = COPY $vgpr0
  43     G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.ds.gws.init), %0, %1
  44 ...
  45
  46 ---
  47 name: ds_gws_init_v_s
  48 legalized: true
  49 tracksRegLiveness: true
  50
  51 body: |
  52   bb.0:
  53     liveins: $vgpr0, $sgpr0
  54     ; CHECK-LABEL: name: ds_gws_init_v_s
  55     ; CHECK: liveins: $vgpr0, $sgpr0
  56     ; CHECK-NEXT: {{  $}}
  57     ; CHECK-NEXT: [[COPY:%[0-9]+]]:vgpr(s32) = COPY $vgpr0
  58     ; CHECK-NEXT: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr0
  59     ; CHECK-NEXT: G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.ds.gws.init), [[COPY]](s32), [[COPY1]](s32)
  60     %0:_(s32) = COPY $vgpr0
  61     %1:_(s32) = COPY $sgpr0
  62     G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.ds.gws.init), %0, %1
  63 ...
  64
  65 ---
  66 name: ds_gws_init_v_v
  67 legalized: true
  68 tracksRegLiveness: true
  69
  70 body: |
  71   bb.0:
  72     liveins: $vgpr0, $vgpr1
  73     ; CHECK-LABEL: name: ds_gws_init_v_v
  74     ; CHECK: liveins: $vgpr0, $vgpr1
  75     ; CHECK-NEXT: {{  $}}
  76     ; CHECK-NEXT: [[COPY:%[0-9]+]]:vgpr(s32) = COPY $vgpr0
  77     ; CHECK-NEXT: [[COPY1:%[0-9]+]]:vgpr_32(s32) = COPY $vgpr1
  78     ; CHECK-NEXT: [[V_READFIRSTLANE_B32_:%[0-9]+]]:sreg_32(s32) = V_READFIRSTLANE_B32 [[COPY1]](s32), implicit $exec
  79     ; CHECK-NEXT: G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.ds.gws.init), [[COPY]](s32), [[V_READFIRSTLANE_B32_]](s32)
  80     %0:_(s32) = COPY $vgpr0
  81     %1:_(s32) = COPY $vgpr1
  82     G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.ds.gws.init), %0, %1
  83 ...