llvm/test/CodeGen/AMDGPU/csr-sgpr-spill-live-ins.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -march=amdgcn -mcpu=gfx906 -start-before=si-lower-sgpr-spills -stop-after=prologepilog -verify-machineinstrs -o - %s | FileCheck %s
   3
   4 # Make sure the modified CSR VGPRs are added as live-in to the entry
   5 # block.
   6
   7 ---
   8 name: def_csr_sgpr
   9 tracksRegLiveness: true
  10 machineFunctionInfo:
  11   scratchRSrcReg: $sgpr0_sgpr1_sgpr2_sgpr3
  12   stackPtrOffsetReg: $sgpr32
  13 body: |
  14   ; CHECK-LABEL: name: def_csr_sgpr
  15   ; CHECK: bb.0:
  16   ; CHECK-NEXT:   successors: %bb.1(0x80000000)
  17   ; CHECK-NEXT:   liveins: $sgpr42, $sgpr43, $sgpr46, $sgpr47, $vgpr0
  18   ; CHECK-NEXT: {{  $}}
  19   ; CHECK-NEXT:   $sgpr4_sgpr5 = S_XOR_SAVEEXEC_B64 -1, implicit-def $exec, implicit-def dead $scc, implicit $exec
  20   ; CHECK-NEXT:   BUFFER_STORE_DWORD_OFFSET $vgpr0, $sgpr0_sgpr1_sgpr2_sgpr3, $sgpr32, 0, 0, 0, implicit $exec :: (store (s32) into %stack.4, addrspace 5)
  21   ; CHECK-NEXT:   $exec = S_MOV_B64 killed $sgpr4_sgpr5
  22   ; CHECK-NEXT:   $vgpr0 = SI_SPILL_S32_TO_VGPR $sgpr42, 0, $vgpr0
  23   ; CHECK-NEXT:   $vgpr0 = SI_SPILL_S32_TO_VGPR $sgpr43, 1, $vgpr0
  24   ; CHECK-NEXT:   $vgpr0 = SI_SPILL_S32_TO_VGPR $sgpr46, 2, $vgpr0
  25   ; CHECK-NEXT:   $vgpr0 = SI_SPILL_S32_TO_VGPR $sgpr47, 3, $vgpr0
  26   ; CHECK-NEXT:   S_NOP 0
  27   ; CHECK-NEXT: {{  $}}
  28   ; CHECK-NEXT: bb.1:
  29   ; CHECK-NEXT:   liveins: $vgpr0
  30   ; CHECK-NEXT: {{  $}}
  31   ; CHECK-NEXT:   $sgpr42 = S_MOV_B32 0
  32   ; CHECK-NEXT:   $sgpr43 = S_MOV_B32 1
  33   ; CHECK-NEXT:   $sgpr46_sgpr47 = S_MOV_B64 2
  34   bb.0:
  35     S_NOP 0
  36
  37   bb.1:
  38     $sgpr42 = S_MOV_B32 0
  39     $sgpr43 = S_MOV_B32 1
  40     $sgpr46_sgpr47 = S_MOV_B64 2
  41 ...