llvm/test/CodeGen/AMDGPU/extend-wwm-virt-reg-liveness.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=amdgcn-amd-amdhsa -mcpu=gfx906 -start-before=si-lower-sgpr-spills -stop-after=virtregrewriter,1 -verify-machineinstrs %s -o - | FileCheck -check-prefix=GCN %s
   3
   4 # Tests to check the conservative lieness extension for the wwm registers during SGPR spill lowering.
   5
   6 # Even though the VGPR can be shared for the wwm-operand (writelane/readlane get inserted for the SGPR spills)
   7 # and the regular operand (%0), they get different registers as we conservatively extend the liveness of the
   8 # wwm-operands.
   9 ---
  10 name:            test_single_block
  11 tracksRegLiveness: true
  12 frameInfo:
  13   maxAlignment:    4
  14 stack:
  15   - { id: 0, type: spill-slot, size: 4, alignment: 4, stack-id: sgpr-spill }
  16 machineFunctionInfo:
  17   isEntryFunction: false
  18   scratchRSrcReg:  '$sgpr0_sgpr1_sgpr2_sgpr3'
  19   stackPtrOffsetReg: '$sgpr32'
  20   frameOffsetReg: '$sgpr33'
  21   hasSpilledSGPRs: true
  22 body:             |
  23   bb.0:
  24     liveins: $sgpr4, $vgpr2_vgpr3
  25     ; GCN-LABEL: name: test_single_block
  26     ; GCN: liveins: $sgpr4, $vgpr2_vgpr3
  27     ; GCN-NEXT: {{  $}}
  28     ; GCN-NEXT: renamable $vgpr0 = IMPLICIT_DEF
  29     ; GCN-NEXT: renamable $vgpr0 = SI_SPILL_S32_TO_VGPR $sgpr4, 0, killed $vgpr0
  30     ; GCN-NEXT: S_NOP 0
  31     ; GCN-NEXT: $sgpr4 = SI_RESTORE_S32_FROM_VGPR $vgpr0, 0
  32     ; GCN-NEXT: renamable $vgpr1 = V_MOV_B32_e32 20, implicit $exec
  33     ; GCN-NEXT: GLOBAL_STORE_DWORD $vgpr2_vgpr3, killed renamable $vgpr1, 0, 0, implicit $exec
  34     ; GCN-NEXT: KILL killed renamable $vgpr0
  35     ; GCN-NEXT: SI_RETURN
  36     SI_SPILL_S32_SAVE killed $sgpr4, %stack.0, implicit $exec, implicit $sgpr0_sgpr1_sgpr2_sgpr3, implicit $sgpr32
  37     S_NOP 0
  38     renamable $sgpr4 = SI_SPILL_S32_RESTORE %stack.0, implicit $exec, implicit $sgpr0_sgpr1_sgpr2_sgpr3, implicit $sgpr32
  39     %0:vgpr_32 = V_MOV_B32_e32 20, implicit $exec
  40     GLOBAL_STORE_DWORD $vgpr2_vgpr3, %0:vgpr_32, 0, 0, implicit $exec
  41     SI_RETURN
  42 ...
  43
  44 # Due to the presence of wwm-operand in the divergent flow, the regular variable (%0) shouldn't get the same register
  45 # allocated for the wwm-operand in writelane/readlane when the SGPR spill is lowered.
  46
  47 ---
  48 name:            test_if_else
  49 tracksRegLiveness: true
  50 frameInfo:
  51   maxAlignment:    4
  52 stack:
  53   - { id: 0, type: spill-slot, size: 4, alignment: 4, stack-id: sgpr-spill }
  54 machineFunctionInfo:
  55   isEntryFunction: false
  56   scratchRSrcReg:  '$sgpr0_sgpr1_sgpr2_sgpr3'
  57   stackPtrOffsetReg: '$sgpr32'
  58   frameOffsetReg: '$sgpr33'
  59   hasSpilledSGPRs: true
  60 body:             |
  61   ; GCN-LABEL: name: test_if_else
  62   ; GCN: bb.0:
  63   ; GCN-NEXT:   successors: %bb.1(0x80000000)
  64   ; GCN-NEXT:   liveins: $sgpr6, $sgpr10_sgpr11
  65   ; GCN-NEXT: {{  $}}
  66   ; GCN-NEXT:   renamable $vgpr0 = IMPLICIT_DEF
  67   ; GCN-NEXT:   S_BRANCH %bb.1
  68   ; GCN-NEXT: {{  $}}
  69   ; GCN-NEXT: bb.1:
  70   ; GCN-NEXT:   successors: %bb.3(0x40000000), %bb.2(0x40000000)
  71   ; GCN-NEXT:   liveins: $sgpr6, $vgpr0, $sgpr10_sgpr11
  72   ; GCN-NEXT: {{  $}}
  73   ; GCN-NEXT:   renamable $vgpr1 = V_MOV_B32_e32 10, implicit $exec
  74   ; GCN-NEXT:   S_CBRANCH_EXECZ %bb.3, implicit $exec
  75   ; GCN-NEXT: {{  $}}
  76   ; GCN-NEXT: bb.2:
  77   ; GCN-NEXT:   successors: %bb.3(0x80000000)
  78   ; GCN-NEXT:   liveins: $sgpr6, $vgpr0, $sgpr10_sgpr11
  79   ; GCN-NEXT: {{  $}}
  80   ; GCN-NEXT:   renamable $vgpr0 = SI_SPILL_S32_TO_VGPR $sgpr6, 0, killed $vgpr0
  81   ; GCN-NEXT:   S_NOP 0
  82   ; GCN-NEXT:   $sgpr6 = SI_RESTORE_S32_FROM_VGPR $vgpr0, 0
  83   ; GCN-NEXT:   renamable $vgpr1 = V_MOV_B32_e32 20, implicit $exec
  84   ; GCN-NEXT:   S_BRANCH %bb.3
  85   ; GCN-NEXT: {{  $}}
  86   ; GCN-NEXT: bb.3:
  87   ; GCN-NEXT:   liveins: $vgpr0, $vgpr1, $sgpr10_sgpr11
  88   ; GCN-NEXT: {{  $}}
  89   ; GCN-NEXT:   $sgpr5 = V_READFIRSTLANE_B32 killed $vgpr1, implicit $exec
  90   ; GCN-NEXT:   S_STORE_DWORD_IMM $sgpr5, $sgpr10_sgpr11, 0, 0
  91   ; GCN-NEXT:   KILL killed renamable $vgpr0
  92   ; GCN-NEXT:   SI_RETURN
  93   bb.0:
  94     liveins: $sgpr6, $sgpr10_sgpr11
  95     S_BRANCH %bb.1
  96   bb.1:
  97     liveins: $sgpr6, $sgpr10_sgpr11
  98     %0:vgpr_32 = V_MOV_B32_e32 10, implicit $exec
  99     S_CBRANCH_EXECZ %bb.3, implicit $exec
 100   bb.2:
 101     liveins: $sgpr6, $sgpr10_sgpr11
 102     SI_SPILL_S32_SAVE killed $sgpr6, %stack.0, implicit $exec, implicit $sgpr0_sgpr1_sgpr2_sgpr3, implicit $sgpr32
 103     S_NOP 0
 104     renamable $sgpr6 = SI_SPILL_S32_RESTORE %stack.0, implicit $exec, implicit $sgpr0_sgpr1_sgpr2_sgpr3, implicit $sgpr32
 105     %0:vgpr_32 = V_MOV_B32_e32 20, implicit $exec
 106     S_BRANCH %bb.3
 107   bb.3:
 108     liveins: $sgpr10_sgpr11
 109     $sgpr5 = V_READFIRSTLANE_B32 %0:vgpr_32, implicit $exec
 110     S_STORE_DWORD_IMM $sgpr5, $sgpr10_sgpr11, 0, 0
 111     SI_RETURN
 112 ...
 113
 114 # The wwm-register usage outside the loop should have the interference marked with
 115 # all the regular virtual registers used in the test. The divergent loop index value (%1)
 116 # can actually share the same VGPR as the wwm-operand. But since we extend the liveness of
 117 # the wwm operand, an interference will always exist between them.
 118
 119 ---
 120 name:            test_loop
 121 tracksRegLiveness: true
 122 frameInfo:
 123   maxAlignment:    4
 124 stack:
 125   - { id: 0, type: spill-slot, size: 4, alignment: 4, stack-id: sgpr-spill }
 126 machineFunctionInfo:
 127   isEntryFunction: false
 128   scratchRSrcReg:  '$sgpr0_sgpr1_sgpr2_sgpr3'
 129   stackPtrOffsetReg: '$sgpr32'
 130   frameOffsetReg: '$sgpr33'
 131   hasSpilledSGPRs: true
 132 body:             |
 133   ; GCN-LABEL: name: test_loop
 134   ; GCN: bb.0:
 135   ; GCN-NEXT:   successors: %bb.2(0x40000000), %bb.1(0x40000000)
 136   ; GCN-NEXT:   liveins: $sgpr4, $sgpr10_sgpr11
 137   ; GCN-NEXT: {{  $}}
 138   ; GCN-NEXT:   renamable $vgpr0 = IMPLICIT_DEF
 139   ; GCN-NEXT:   renamable $vgpr1 = V_MOV_B32_e32 10, implicit $exec
 140   ; GCN-NEXT:   S_CBRANCH_EXECZ %bb.2, implicit $exec
 141   ; GCN-NEXT: {{  $}}
 142   ; GCN-NEXT: bb.1:
 143   ; GCN-NEXT:   successors: %bb.2(0x80000000)
 144   ; GCN-NEXT:   liveins: $sgpr4, $vgpr0, $sgpr10_sgpr11
 145   ; GCN-NEXT: {{  $}}
 146   ; GCN-NEXT:   renamable $vgpr0 = SI_SPILL_S32_TO_VGPR $sgpr4, 0, killed $vgpr0
 147   ; GCN-NEXT:   S_NOP 0
 148   ; GCN-NEXT:   $sgpr4 = SI_RESTORE_S32_FROM_VGPR $vgpr0, 0
 149   ; GCN-NEXT:   renamable $vgpr1 = V_MOV_B32_e32 20, implicit $exec
 150   ; GCN-NEXT:   S_BRANCH %bb.2
 151   ; GCN-NEXT: {{  $}}
 152   ; GCN-NEXT: bb.2:
 153   ; GCN-NEXT:   successors: %bb.3(0x80000000)
 154   ; GCN-NEXT:   liveins: $sgpr4, $vgpr0, $vgpr1, $sgpr10_sgpr11
 155   ; GCN-NEXT: {{  $}}
 156   ; GCN-NEXT:   S_STORE_DWORD_IMM $sgpr4, $sgpr10_sgpr11, 0, 0
 157   ; GCN-NEXT:   $sgpr5 = V_READFIRSTLANE_B32 killed $vgpr1, implicit $exec
 158   ; GCN-NEXT:   S_STORE_DWORD_IMM $sgpr5, $sgpr10_sgpr11, 0, 4
 159   ; GCN-NEXT:   renamable $vgpr1 = V_MOV_B32_e32 5, implicit $exec
 160   ; GCN-NEXT:   S_CBRANCH_EXECZ %bb.3, implicit $exec
 161   ; GCN-NEXT:   S_BRANCH %bb.3
 162   ; GCN-NEXT: {{  $}}
 163   ; GCN-NEXT: bb.3:
 164   ; GCN-NEXT:   successors: %bb.5(0x40000000), %bb.4(0x40000000)
 165   ; GCN-NEXT:   liveins: $vgpr0, $vgpr1
 166   ; GCN-NEXT: {{  $}}
 167   ; GCN-NEXT:   $vcc = V_CMP_EQ_U32_e64 0, $vgpr1, implicit $exec
 168   ; GCN-NEXT:   $sgpr6_sgpr7 = S_AND_SAVEEXEC_B64 $vcc, implicit-def $exec, implicit-def $scc, implicit $exec
 169   ; GCN-NEXT:   S_CBRANCH_SCC1 %bb.5, implicit $scc
 170   ; GCN-NEXT: {{  $}}
 171   ; GCN-NEXT: bb.4:
 172   ; GCN-NEXT:   successors: %bb.3(0x80000000)
 173   ; GCN-NEXT:   liveins: $vgpr0, $vgpr1, $sgpr6_sgpr7
 174   ; GCN-NEXT: {{  $}}
 175   ; GCN-NEXT:   renamable $vgpr1 = V_SUB_U32_e32 1, killed $vgpr1, implicit $exec
 176   ; GCN-NEXT:   renamable $vgpr1 = V_MOV_B32_e32 killed $vgpr1, implicit $exec
 177   ; GCN-NEXT:   S_BRANCH %bb.3
 178   ; GCN-NEXT: {{  $}}
 179   ; GCN-NEXT: bb.5:
 180   ; GCN-NEXT:   liveins: $vgpr0, $sgpr6_sgpr7
 181   ; GCN-NEXT: {{  $}}
 182   ; GCN-NEXT:   $exec = S_OR_B64 $exec, $sgpr6_sgpr7, implicit-def $scc
 183   ; GCN-NEXT:   KILL killed renamable $vgpr0
 184   ; GCN-NEXT:   SI_RETURN
 185   bb.0:
 186     liveins: $sgpr4, $sgpr10_sgpr11
 187     %0:vgpr_32 = V_MOV_B32_e32 10, implicit $exec
 188     S_CBRANCH_EXECZ %bb.2, implicit $exec
 189   bb.1:
 190     liveins: $sgpr4, $sgpr10_sgpr11
 191     SI_SPILL_S32_SAVE killed $sgpr4, %stack.0, implicit $exec, implicit $sgpr0_sgpr1_sgpr2_sgpr3, implicit $sgpr32
 192     S_NOP 0
 193     renamable $sgpr4 = SI_SPILL_S32_RESTORE %stack.0, implicit $exec, implicit $sgpr0_sgpr1_sgpr2_sgpr3, implicit $sgpr32
 194     %0:vgpr_32 = V_MOV_B32_e32 20, implicit $exec
 195     S_BRANCH %bb.2
 196   bb.2:
 197     liveins: $sgpr4, $sgpr10_sgpr11
 198     S_STORE_DWORD_IMM $sgpr4, $sgpr10_sgpr11, 0, 0
 199     $sgpr5 = V_READFIRSTLANE_B32 %0:vgpr_32, implicit $exec
 200     S_STORE_DWORD_IMM $sgpr5, $sgpr10_sgpr11, 0, 4
 201     %1:vgpr_32 = V_MOV_B32_e32 5, implicit $exec
 202     S_CBRANCH_EXECZ %bb.3, implicit $exec
 203     S_BRANCH %bb.3
 204   bb.3:
 205     $vcc = V_CMP_EQ_U32_e64 0, %1:vgpr_32, implicit $exec
 206     $sgpr6_sgpr7 = S_AND_SAVEEXEC_B64 $vcc, implicit-def $exec, implicit-def $scc, implicit $exec
 207     S_CBRANCH_SCC1 %bb.5, implicit $scc
 208   bb.4:
 209     liveins: $sgpr6_sgpr7
 210     %2:vgpr_32 = V_SUB_U32_e32 1, %1:vgpr_32, implicit $exec
 211     %1:vgpr_32 = V_MOV_B32_e32 %2:vgpr_32, implicit $exec
 212     S_BRANCH %bb.3
 213   bb.5:
 214     liveins: $sgpr6_sgpr7
 215     $exec = S_OR_B64 $exec, $sgpr6_sgpr7, implicit-def $scc
 216     SI_RETURN
 217 ...
 218
 219 # There must be one KILL instruction for the wwm-operand in every return block.
 220 # Due to that, the wwm-register allocated should be different from the ones
 221 # allocated for the regular virtual registers.
 222
 223 ---
 224 name:            test_multiple_return_blocks
 225 tracksRegLiveness: true
 226 frameInfo:
 227   maxAlignment:    4
 228 stack:
 229   - { id: 0, type: spill-slot, size: 4, alignment: 4, stack-id: sgpr-spill }
 230 machineFunctionInfo:
 231   isEntryFunction: false
 232   scratchRSrcReg:  '$sgpr0_sgpr1_sgpr2_sgpr3'
 233   stackPtrOffsetReg: '$sgpr32'
 234   frameOffsetReg: '$sgpr33'
 235   hasSpilledSGPRs: true
 236 body:             |
 237   ; GCN-LABEL: name: test_multiple_return_blocks
 238   ; GCN: bb.0:
 239   ; GCN-NEXT:   successors: %bb.2(0x40000000), %bb.1(0x40000000)
 240   ; GCN-NEXT:   liveins: $sgpr4, $vgpr2_vgpr3
 241   ; GCN-NEXT: {{  $}}
 242   ; GCN-NEXT:   renamable $vgpr0 = IMPLICIT_DEF
 243   ; GCN-NEXT:   S_CBRANCH_EXECZ %bb.2, implicit $exec
 244   ; GCN-NEXT: {{  $}}
 245   ; GCN-NEXT: bb.1:
 246   ; GCN-NEXT:   liveins: $sgpr4, $vgpr0, $vgpr2_vgpr3
 247   ; GCN-NEXT: {{  $}}
 248   ; GCN-NEXT:   renamable $vgpr0 = SI_SPILL_S32_TO_VGPR $sgpr4, 0, killed $vgpr0
 249   ; GCN-NEXT:   S_NOP 0
 250   ; GCN-NEXT:   $sgpr4 = SI_RESTORE_S32_FROM_VGPR $vgpr0, 0
 251   ; GCN-NEXT:   renamable $vgpr1 = V_MOV_B32_e32 10, implicit $exec
 252   ; GCN-NEXT:   GLOBAL_STORE_DWORD $vgpr2_vgpr3, killed renamable $vgpr1, 0, 0, implicit $exec
 253   ; GCN-NEXT:   KILL killed renamable $vgpr0
 254   ; GCN-NEXT:   SI_RETURN
 255   ; GCN-NEXT: {{  $}}
 256   ; GCN-NEXT: bb.2:
 257   ; GCN-NEXT:   liveins: $vgpr0, $vgpr2_vgpr3
 258   ; GCN-NEXT: {{  $}}
 259   ; GCN-NEXT:   renamable $vgpr1 = V_MOV_B32_e32 20, implicit $exec
 260   ; GCN-NEXT:   GLOBAL_STORE_DWORD $vgpr2_vgpr3, killed renamable $vgpr1, 0, 0, implicit $exec
 261   ; GCN-NEXT:   KILL killed renamable $vgpr0
 262   ; GCN-NEXT:   SI_RETURN
 263   bb.0:
 264     liveins: $sgpr4, $vgpr2_vgpr3
 265     S_CBRANCH_EXECZ %bb.2, implicit $exec
 266   bb.1:
 267     liveins: $sgpr4, $vgpr2_vgpr3
 268     SI_SPILL_S32_SAVE killed $sgpr4, %stack.0, implicit $exec, implicit $sgpr0_sgpr1_sgpr2_sgpr3, implicit $sgpr32
 269     S_NOP 0
 270     renamable $sgpr4 = SI_SPILL_S32_RESTORE %stack.0, implicit $exec, implicit $sgpr0_sgpr1_sgpr2_sgpr3, implicit $sgpr32
 271     %0:vgpr_32 = V_MOV_B32_e32 10, implicit $exec
 272     GLOBAL_STORE_DWORD $vgpr2_vgpr3, %0:vgpr_32, 0, 0, implicit $exec
 273     SI_RETURN
 274   bb.2:
 275     liveins: $vgpr2_vgpr3
 276     %1:vgpr_32 = V_MOV_B32_e32 20, implicit $exec
 277     GLOBAL_STORE_DWORD $vgpr2_vgpr3, %1:vgpr_32, 0, 0, implicit $exec
 278     SI_RETURN
 279 ...