llvm/test/CodeGen/AMDGPU/fract.f64.ll

   1 ; RUN:  llc -amdgpu-scalarize-global-loads=false  -march=amdgcn -verify-machineinstrs < %s | FileCheck --check-prefixes=GCN,SI,FUNC %s
   2 ; RUN:  llc -amdgpu-scalarize-global-loads=false  -march=amdgcn -mcpu=bonaire -verify-machineinstrs < %s | FileCheck --check-prefixes=GCN,CI,FUNC %s
   3 ; RUN:  llc -amdgpu-scalarize-global-loads=false  -march=amdgcn -mcpu=tonga -mattr=-flat-for-global -verify-machineinstrs < %s | FileCheck --check-prefixes=GCN,CI,FUNC %s
   4
   5 ; RUN:  llc -amdgpu-scalarize-global-loads=false  -march=amdgcn -enable-unsafe-fp-math -verify-machineinstrs < %s | FileCheck --check-prefixes=GCN,SI,FUNC %s
   6 ; RUN:  llc -amdgpu-scalarize-global-loads=false  -march=amdgcn -mcpu=tonga -mattr=-flat-for-global -enable-unsafe-fp-math -verify-machineinstrs < %s | FileCheck --check-prefixes=GCN,CI,FUNC %s
   7
   8 declare double @llvm.fabs.f64(double) #0
   9 declare double @llvm.floor.f64(double) #0
  10
  11 ; FUNC-LABEL: {{^}}fract_f64:
  12 ; SI-DAG: v_fract_f64_e32 [[FRC:v\[[0-9]+:[0-9]+\]]], v[[[LO:[0-9]+]]:[[HI:[0-9]+]]]
  13 ; SI-DAG: v_mov_b32_e32 v[[UPLO:[0-9]+]], -1
  14 ; SI-DAG: v_mov_b32_e32 v[[UPHI:[0-9]+]], 0x3fefffff
  15 ; SI-DAG: v_min_f64 v[[[MINLO:[0-9]+]]:[[MINHI:[0-9]+]]], [[FRC]], v[[[UPLO]]:[[UPHI]]]
  16 ; SI-DAG: v_cmp_class_f64_e64 vcc, v[[[LO]]:[[HI]]], 3
  17 ; SI: v_cndmask_b32_e32 v[[RESLO:[0-9]+]], v[[MINLO]], v[[LO]], vcc
  18 ; SI: v_cndmask_b32_e32 v[[RESHI:[0-9]+]], v[[MINHI]], v[[HI]], vcc
  19 ; SI: v_add_f64 [[SUB0:v\[[0-9]+:[0-9]+\]]], v[[[LO]]:[[HI]]], -v[[[RESLO]]:[[RESHI]]]
  20 ; SI: v_add_f64 [[FRACT:v\[[0-9]+:[0-9]+\]]], v[[[LO]]:[[HI]]], -[[SUB0]]
  21
  22 ; CI: buffer_load_dwordx2 [[X:v\[[0-9]+:[0-9]+\]]]
  23 ; CI: v_floor_f64_e32 [[FLOORX:v\[[0-9]+:[0-9]+\]]], [[X]]
  24 ; CI: v_add_f64 [[FRACT:v\[[0-9]+:[0-9]+\]]], [[X]], -[[FLOORX]]
  25
  26 ; GCN: buffer_store_dwordx2 [[FRACT]]
  27 define amdgpu_kernel void @fract_f64(ptr addrspace(1) %out, ptr addrspace(1) %src) #1 {
  28   %x = load double, ptr addrspace(1) %src
  29   %floor.x = call double @llvm.floor.f64(double %x)
  30   %fract = fsub double %x, %floor.x
  31   store double %fract, ptr addrspace(1) %out
  32   ret void
  33 }
  34
  35 ; FUNC-LABEL: {{^}}fract_f64_neg:
  36 ; SI-DAG: v_fract_f64_e64 [[FRC:v\[[0-9]+:[0-9]+\]]], -v[[[LO:[0-9]+]]:[[HI:[0-9]+]]]
  37 ; SI-DAG: v_mov_b32_e32 v[[UPLO:[0-9]+]], -1
  38 ; SI-DAG: v_mov_b32_e32 v[[UPHI:[0-9]+]], 0x3fefffff
  39 ; SI-DAG: v_min_f64 v[[[MINLO:[0-9]+]]:[[MINHI:[0-9]+]]], [[FRC]], v[[[UPLO]]:[[UPHI]]]
  40 ; SI-DAG: v_cmp_class_f64_e64 vcc, v[[[LO]]:[[HI]]], 3
  41 ; SI: v_cndmask_b32_e32 v[[RESLO:[0-9]+]], v[[MINLO]], v[[LO]], vcc
  42 ; SI: v_cndmask_b32_e32 v[[RESHI:[0-9]+]], v[[MINHI]], v[[HI]], vcc
  43 ; SI: v_add_f64 [[SUB0:v\[[0-9]+:[0-9]+\]]], -v[[[LO]]:[[HI]]], -v[[[RESLO]]:[[RESHI]]]
  44 ; SI: v_add_f64 [[FRACT:v\[[0-9]+:[0-9]+\]]], -v[[[LO]]:[[HI]]], -[[SUB0]]
  45
  46 ; CI: buffer_load_dwordx2 [[X:v\[[0-9]+:[0-9]+\]]]
  47 ; CI: v_floor_f64_e64 [[FLOORX:v\[[0-9]+:[0-9]+\]]], -[[X]]
  48 ; CI: v_add_f64 [[FRACT:v\[[0-9]+:[0-9]+\]]], -[[X]], -[[FLOORX]]
  49
  50 ; GCN: buffer_store_dwordx2 [[FRACT]]
  51 define amdgpu_kernel void @fract_f64_neg(ptr addrspace(1) %out, ptr addrspace(1) %src) #1 {
  52   %x = load double, ptr addrspace(1) %src
  53   %neg.x = fneg double %x
  54   %floor.neg.x = call double @llvm.floor.f64(double %neg.x)
  55   %fract = fsub double %neg.x, %floor.neg.x
  56   store double %fract, ptr addrspace(1) %out
  57   ret void
  58 }
  59
  60 ; FUNC-LABEL: {{^}}fract_f64_neg_abs:
  61 ; SI-DAG: v_fract_f64_e64 [[FRC:v\[[0-9]+:[0-9]+\]]], -|v[[[LO:[0-9]+]]:[[HI:[0-9]+]]]|
  62 ; SI-DAG: v_mov_b32_e32 v[[UPLO:[0-9]+]], -1
  63 ; SI-DAG: v_mov_b32_e32 v[[UPHI:[0-9]+]], 0x3fefffff
  64 ; SI-DAG: v_min_f64 v[[[MINLO:[0-9]+]]:[[MINHI:[0-9]+]]], [[FRC]], v[[[UPLO]]:[[UPHI]]]
  65 ; SI-DAG: v_cmp_class_f64_e64 vcc, v[[[LO]]:[[HI]]], 3
  66 ; SI: v_cndmask_b32_e32 v[[RESLO:[0-9]+]], v[[MINLO]], v[[LO]], vcc
  67 ; SI: v_cndmask_b32_e32 v[[RESHI:[0-9]+]], v[[MINHI]], v[[HI]], vcc
  68 ; SI: v_add_f64 [[SUB0:v\[[0-9]+:[0-9]+\]]], -|v[[[LO]]:[[HI]]]|, -v[[[RESLO]]:[[RESHI]]]
  69 ; SI: v_add_f64 [[FRACT:v\[[0-9]+:[0-9]+\]]], -|v[[[LO]]:[[HI]]]|, -[[SUB0]]
  70
  71 ; CI: buffer_load_dwordx2 [[X:v\[[0-9]+:[0-9]+\]]]
  72 ; CI: v_floor_f64_e64 [[FLOORX:v\[[0-9]+:[0-9]+\]]], -|[[X]]|
  73 ; CI: v_add_f64 [[FRACT:v\[[0-9]+:[0-9]+\]]], -|[[X]]|, -[[FLOORX]]
  74
  75 ; GCN: buffer_store_dwordx2 [[FRACT]]
  76 define amdgpu_kernel void @fract_f64_neg_abs(ptr addrspace(1) %out, ptr addrspace(1) %src) #1 {
  77   %x = load double, ptr addrspace(1) %src
  78   %abs.x = call double @llvm.fabs.f64(double %x)
  79   %neg.abs.x = fneg double %abs.x
  80   %floor.neg.abs.x = call double @llvm.floor.f64(double %neg.abs.x)
  81   %fract = fsub double %neg.abs.x, %floor.neg.abs.x
  82   store double %fract, ptr addrspace(1) %out
  83   ret void
  84 }
  85
  86 ; FUNC-LABEL: {{^}}multi_use_floor_fract_f64:
  87 define amdgpu_kernel void @multi_use_floor_fract_f64(ptr addrspace(1) %out, ptr addrspace(1) %src) #1 {
  88   %x = load double, ptr addrspace(1) %src
  89   %floor.x = call double @llvm.floor.f64(double %x)
  90   %fract = fsub double %x, %floor.x
  91   store volatile double %floor.x, ptr addrspace(1) %out
  92   store volatile double %fract, ptr addrspace(1) %out
  93   ret void
  94 }
  95
  96 attributes #0 = { nounwind readnone }
  97 attributes #1 = { nounwind }