llvm/test/CodeGen/AMDGPU/llvm.amdgcn.atomic.csub.ll

   1 ; RUN: llc < %s -march=amdgcn -mcpu=gfx1030 -verify-machineinstrs | FileCheck %s -check-prefix=GCN
   2 ; RUN: llc < %s -march=amdgcn -mcpu=gfx1031 -verify-machineinstrs | FileCheck %s -check-prefix=GCN
   3
   4 declare i32 @llvm.amdgcn.buffer.atomic.csub(i32, <4 x i32>, i32, i32, i1)
   5 declare i32 @llvm.amdgcn.global.atomic.csub(ptr addrspace(1), i32)
   6
   7 ; GCN-LABEL: {{^}}buffer_atomic_csub_rtn:
   8 ; GCN: buffer_atomic_csub v0, v1, s[0:3], 0 idxen glc
   9 define amdgpu_ps void @buffer_atomic_csub_rtn(<4 x i32> inreg %rsrc, i32 %data, i32 %vindex) {
  10 main_body:
  11   %ret = call i32 @llvm.amdgcn.buffer.atomic.csub(i32 %data, <4 x i32> %rsrc, i32 %vindex, i32 0, i1 0)
  12   ret void
  13 }
  14
  15 ; GCN-LABEL: {{^}}buffer_atomic_csub_no_rtn:
  16 ; GCN: buffer_atomic_csub v0, v1, s[0:3], 0 idxen
  17 define amdgpu_ps void @buffer_atomic_csub_no_rtn(<4 x i32> inreg %rsrc, i32 %data, i32 %vindex) #0 {
  18 main_body:
  19   %ret = call i32 @llvm.amdgcn.buffer.atomic.csub(i32 %data, <4 x i32> %rsrc, i32 %vindex, i32 0, i1 0)
  20   ret void
  21 }
  22
  23 ; GCN-LABEL: {{^}}buffer_atomic_csub_off4_slc_rtn:
  24 ; GCN: buffer_atomic_csub v0, v1, s[0:3], 0 idxen offset:4 glc slc
  25 define amdgpu_ps void @buffer_atomic_csub_off4_slc_rtn(<4 x i32> inreg %rsrc, i32 %data, i32 %vindex) {
  26 main_body:
  27   %ret = call i32 @llvm.amdgcn.buffer.atomic.csub(i32 %data, <4 x i32> %rsrc, i32 %vindex, i32 4, i1 1)
  28   ret void
  29 }
  30
  31 ; GCN-LABEL: {{^}}buffer_atomic_csub_off4_slc_no_rtn:
  32 ; GCN: buffer_atomic_csub v0, v1, s[0:3], 0 idxen offset:4 slc
  33 define amdgpu_ps void @buffer_atomic_csub_off4_slc_no_rtn(<4 x i32> inreg %rsrc, i32 %data, i32 %vindex) #0 {
  34 main_body:
  35   %ret = call i32 @llvm.amdgcn.buffer.atomic.csub(i32 %data, <4 x i32> %rsrc, i32 %vindex, i32 4, i1 1)
  36   ret void
  37 }
  38
  39 ; GCN-LABEL: {{^}}global_atomic_csub_rtn:
  40 ; GCN: global_atomic_csub v{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9:]+}}, s{{\[[0-9]+:[0-9]+\]}} glc
  41 define amdgpu_kernel void @global_atomic_csub_rtn(ptr addrspace(1) %ptr, i32 %data) {
  42 main_body:
  43   %ret = call i32 @llvm.amdgcn.global.atomic.csub(ptr addrspace(1) %ptr, i32 %data)
  44   ret void
  45 }
  46
  47 ; GCN-LABEL: {{^}}global_atomic_csub_no_rtn:
  48 ; GCN: global_atomic_csub v{{[0-9]+}}, v{{[0-9]+}}, s{{\[[0-9]+:[0-9]+\]}}
  49 define amdgpu_kernel void @global_atomic_csub_no_rtn(ptr addrspace(1) %ptr, i32 %data) #0 {
  50 main_body:
  51   %ret = call i32 @llvm.amdgcn.global.atomic.csub(ptr addrspace(1) %ptr, i32 %data)
  52   ret void
  53 }
  54
  55 ; GCN-LABEL: {{^}}global_atomic_csub_off4_rtn:
  56 ; GCN: global_atomic_csub v{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}}, s{{\[[0-9]+:[0-9]+\]}} offset:4 glc
  57 define amdgpu_kernel void @global_atomic_csub_off4_rtn(ptr addrspace(1) %ptr, i32 %data) {
  58 main_body:
  59   %p = getelementptr i32, ptr addrspace(1) %ptr, i64 1
  60   %ret = call i32 @llvm.amdgcn.global.atomic.csub(ptr addrspace(1) %p, i32 %data)
  61   ret void
  62 }
  63
  64 ; GCN-LABEL: {{^}}global_atomic_csub_off4_no_rtn:
  65 ; GCN: global_atomic_csub v{{[0-9]+}}, v{{[0-9]+}}, s{{\[[0-9]+:[0-9]+\]}} offset:4
  66 define amdgpu_kernel void @global_atomic_csub_off4_no_rtn(ptr addrspace(1) %ptr, i32 %data) #0 {
  67 main_body:
  68   %p = getelementptr i32, ptr addrspace(1) %ptr, i64 1
  69   %ret = call i32 @llvm.amdgcn.global.atomic.csub(ptr addrspace(1) %p, i32 %data)
  70   ret void
  71 }
  72
  73 attributes #0 = { "target-features"="+atomic-csub-no-rtn-insts" }