llvm/test/CodeGen/AMDGPU/llvm.amdgcn.atomic.fadd.ll

   1 ; RUN: llc < %s -march=amdgcn -mcpu=gfx908 -verify-machineinstrs -amdgpu-atomic-optimizer-strategy=DPP | FileCheck %s -check-prefix=GCN
   2 ; RUN: llc < %s -march=amdgcn -mcpu=gfx90a -verify-machineinstrs -amdgpu-atomic-optimizer-strategy=DPP | FileCheck %s -check-prefix=GCN
   3
   4 declare float @llvm.amdgcn.buffer.atomic.fadd.f32(float, <4 x i32>, i32, i32, i1)
   5 declare <2 x half> @llvm.amdgcn.buffer.atomic.fadd.v2f16(<2 x half>, <4 x i32>, i32, i32, i1)
   6 declare float @llvm.amdgcn.global.atomic.fadd.f32.p1.f32(ptr addrspace(1), float)
   7 declare <2 x half> @llvm.amdgcn.global.atomic.fadd.v2f16.p1.v2f16(ptr addrspace(1), <2 x half>)
   8 declare float @llvm.amdgcn.flat.atomic.fadd.f32.p0.f32(ptr, float)
   9
  10 ; GCN-LABEL: {{^}}buffer_atomic_add_f32:
  11 ; GCN: buffer_atomic_add_f32 v0, v1, s[0:3], 0 idxen
  12 define amdgpu_ps void @buffer_atomic_add_f32(<4 x i32> inreg %rsrc, float %data, i32 %vindex) {
  13 main_body:
  14   %ret = call float @llvm.amdgcn.buffer.atomic.fadd.f32(float %data, <4 x i32> %rsrc, i32 %vindex, i32 0, i1 0)
  15   ret void
  16 }
  17
  18 ; GCN-LABEL: {{^}}buffer_atomic_add_f32_off4_slc:
  19 ; GCN: buffer_atomic_add_f32 v0, v1, s[0:3], 0 idxen offset:4 slc
  20 define amdgpu_ps void @buffer_atomic_add_f32_off4_slc(<4 x i32> inreg %rsrc, float %data, i32 %vindex) {
  21 main_body:
  22   %ret = call float @llvm.amdgcn.buffer.atomic.fadd.f32(float %data, <4 x i32> %rsrc, i32 %vindex, i32 4, i1 1)
  23   ret void
  24 }
  25
  26 ; GCN-LABEL: {{^}}buffer_atomic_pk_add_v2f16:
  27 ; GCN: buffer_atomic_pk_add_f16 v0, v1, s[0:3], 0 idxen
  28 define amdgpu_ps void @buffer_atomic_pk_add_v2f16(<4 x i32> inreg %rsrc, <2 x half> %data, i32 %vindex) {
  29 main_body:
  30   %ret = call <2 x half> @llvm.amdgcn.buffer.atomic.fadd.v2f16(<2 x half> %data, <4 x i32> %rsrc, i32 %vindex, i32 0, i1 0)
  31   ret void
  32 }
  33
  34 ; GCN-LABEL: {{^}}buffer_atomic_pk_add_v2f16_off4_slc:
  35 ; GCN: buffer_atomic_pk_add_f16 v0, v1, s[0:3], 0 idxen offset:4 slc
  36 define amdgpu_ps void @buffer_atomic_pk_add_v2f16_off4_slc(<4 x i32> inreg %rsrc, <2 x half> %data, i32 %vindex) {
  37 main_body:
  38   %ret = call <2 x half> @llvm.amdgcn.buffer.atomic.fadd.v2f16(<2 x half> %data, <4 x i32> %rsrc, i32 %vindex, i32 4, i1 1)
  39   ret void
  40 }
  41
  42 ; GCN-LABEL: {{^}}global_atomic_add_f32:
  43 ; GCN: global_atomic_add_f32 v{{[0-9]+}}, v{{[0-9]+}}, s{{\[[0-9]+:[0-9]+\]}}
  44 define amdgpu_kernel void @global_atomic_add_f32(ptr addrspace(1) %ptr, float %data) {
  45 main_body:
  46   %ret = call float @llvm.amdgcn.global.atomic.fadd.f32.p1.f32(ptr addrspace(1) %ptr, float %data)
  47   ret void
  48 }
  49
  50 ; GCN-LABEL: {{^}}global_atomic_add_f32_off4:
  51 ; GCN: global_atomic_add_f32 v{{[0-9]+}}, v{{[0-9]+}}, s{{\[[0-9]+:[0-9]+\]}} offset:4
  52 define amdgpu_kernel void @global_atomic_add_f32_off4(ptr addrspace(1) %ptr, float %data) {
  53 main_body:
  54   %p = getelementptr float, ptr addrspace(1) %ptr, i64 1
  55   %ret = call float @llvm.amdgcn.global.atomic.fadd.f32.p1.f32(ptr addrspace(1) %p, float %data)
  56   ret void
  57 }
  58
  59 ; GCN-LABEL: {{^}}global_atomic_add_f32_offneg4:
  60 ; GCN: global_atomic_add_f32 v{{[0-9]+}}, v{{[0-9]+}}, s{{\[[0-9]+:[0-9]+\]}} offset:-4
  61 define amdgpu_kernel void @global_atomic_add_f32_offneg4(ptr addrspace(1) %ptr, float %data) {
  62 main_body:
  63   %p = getelementptr float, ptr addrspace(1) %ptr, i64 -1
  64   %ret = call float @llvm.amdgcn.global.atomic.fadd.f32.p1.f32(ptr addrspace(1) %p, float %data)
  65   ret void
  66 }
  67
  68 ; GCN-LABEL: {{^}}global_atomic_pk_add_v2f16:
  69 ; GCN: global_atomic_pk_add_f16 v{{[0-9]+}}, v{{[0-9]+}}, s{{\[[0-9]+:[0-9]+\]$}}
  70 define amdgpu_kernel void @global_atomic_pk_add_v2f16(ptr addrspace(1) %ptr, <2 x half> %data) {
  71 main_body:
  72   %ret = call <2 x half> @llvm.amdgcn.global.atomic.fadd.v2f16.p1.v2f16(ptr addrspace(1) %ptr, <2 x half> %data)
  73   ret void
  74 }
  75
  76 ; GCN-LABEL: {{^}}global_atomic_pk_add_v2f16_off4:
  77 ; GCN: global_atomic_pk_add_f16 v{{[0-9]+}}, v{{[0-9]+}}, s{{\[[0-9]+:[0-9]+\]}} offset:4
  78 define amdgpu_kernel void @global_atomic_pk_add_v2f16_off4(ptr addrspace(1) %ptr, <2 x half> %data) {
  79 main_body:
  80   %p = getelementptr <2 x half>, ptr addrspace(1) %ptr, i64 1
  81   %ret = call <2 x half> @llvm.amdgcn.global.atomic.fadd.v2f16.p1.v2f16(ptr addrspace(1) %p, <2 x half> %data)
  82   ret void
  83 }
  84
  85 ; GCN-LABEL: {{^}}global_atomic_pk_add_v2f16_offneg4:
  86 ; GCN: global_atomic_pk_add_f16 v{{[0-9]+}}, v{{[0-9]+}}, s{{\[[0-9]+:[0-9]+\]}} offset:-4{{$}}
  87 define amdgpu_kernel void @global_atomic_pk_add_v2f16_offneg4(ptr addrspace(1) %ptr, <2 x half> %data) {
  88 main_body:
  89   %p = getelementptr <2 x half>, ptr addrspace(1) %ptr, i64 -1
  90   %ret = call <2 x half> @llvm.amdgcn.global.atomic.fadd.v2f16.p1.v2f16(ptr addrspace(1) %p, <2 x half> %data)
  91   ret void
  92 }
  93
  94 ; Make sure this artificially selects with an incorrect subtarget, but
  95 ; the feature set.
  96 ; GCN-LABEL: {{^}}global_atomic_fadd_f32_wrong_subtarget:
  97 ; GCN: global_atomic_add_f32 v{{[0-9]+}}, v{{[0-9]+}}, s{{\[[0-9]+:[0-9]+\]$}}
  98 define amdgpu_kernel void @global_atomic_fadd_f32_wrong_subtarget(ptr addrspace(1) %ptr, float %data) #0 {
  99   %ret = call float @llvm.amdgcn.global.atomic.fadd.f32.p1.f32(ptr addrspace(1) %ptr, float %data)
 100   ret void
 101 }
 102
 103 ; GCN-LABEL: {{^}}flat_atomic_fadd_f32_wrong_subtarget:
 104 ; GCN: flat_atomic_add_f32 v{{\[[0-9]+:[0-9]+\]}}, v{{[0-9]+}}
 105 define amdgpu_kernel void @flat_atomic_fadd_f32_wrong_subtarget(ptr %ptr, float %data) #1 {
 106   %ret = call float @llvm.amdgcn.flat.atomic.fadd.f32.p0.f32(ptr %ptr, float %data)
 107   ret void
 108 }
 109
 110 attributes #0 = { "target-cpu"="gfx803" "target-features"="+atomic-fadd-no-rtn-insts"}
 111 attributes #1 = { "target-cpu"="gfx803" "target-features"="+flat-atomic-fadd-f32-inst"}