llvm/test/CodeGen/AMDGPU/llvm.amdgcn.image.dim.gfx90a.ll

   1 ; RUN: llc -march=amdgcn -mcpu=gfx90a -verify-machineinstrs < %s | FileCheck -check-prefixes=GCN %s
   2 ; RUN: llc -global-isel -march=amdgcn -mcpu=gfx90a -verify-machineinstrs < %s | FileCheck -check-prefixes=GCN %s
   3
   4 ; GCN-LABEL: {{^}}load_1d:
   5 ; GCN: image_load v[0:3], v0, s[0:7] dmask:0xf unorm{{$}}
   6 define amdgpu_ps <4 x float> @load_1d(<8 x i32> inreg %rsrc, i32 %s) {
   7 main_body:
   8   %v = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 0, i32 0)
   9   ret <4 x float> %v
  10 }
  11
  12 ; GCN-LABEL: {{^}}load_1d_lwe:
  13 ; GCN: image_load v[0:4], v{{[0-9]+}}, s[0:7] dmask:0xf unorm lwe{{$}}
  14 define amdgpu_ps <4 x float> @load_1d_lwe(<8 x i32> inreg %rsrc, ptr addrspace(1) inreg %out, i32 %s) {
  15 main_body:
  16   %v = call {<4 x float>, i32} @llvm.amdgcn.image.load.1d.v4f32i32.i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 2, i32 0)
  17   %v.vec = extractvalue {<4 x float>, i32} %v, 0
  18   %v.err = extractvalue {<4 x float>, i32} %v, 1
  19   store i32 %v.err, ptr addrspace(1) %out, align 4
  20   ret <4 x float> %v.vec
  21 }
  22
  23 ; GCN-LABEL: {{^}}load_2d:
  24 ; GCN: image_load v[0:3], v[0:1], s[0:7] dmask:0xf unorm{{$}}
  25 define amdgpu_ps <4 x float> @load_2d(<8 x i32> inreg %rsrc, i32 %s, i32 %t) {
  26 main_body:
  27   %v = call <4 x float> @llvm.amdgcn.image.load.2d.v4f32.i32(i32 15, i32 %s, i32 %t, <8 x i32> %rsrc, i32 0, i32 0)
  28   ret <4 x float> %v
  29 }
  30
  31 ; GCN-LABEL: {{^}}load_3d:
  32 ; GCN: image_load v[0:3], v[0:2], s[0:7] dmask:0xf unorm{{$}}
  33 define amdgpu_ps <4 x float> @load_3d(<8 x i32> inreg %rsrc, i32 %s, i32 %t, i32 %r) {
  34 main_body:
  35   %v = call <4 x float> @llvm.amdgcn.image.load.3d.v4f32.i32(i32 15, i32 %s, i32 %t, i32 %r, <8 x i32> %rsrc, i32 0, i32 0)
  36   ret <4 x float> %v
  37 }
  38
  39 ; GCN-LABEL: {{^}}load_cube:
  40 ; GCN: image_load v[0:3], v[0:2], s[0:7] dmask:0xf unorm da{{$}}
  41 define amdgpu_ps <4 x float> @load_cube(<8 x i32> inreg %rsrc, i32 %s, i32 %t, i32 %slice) {
  42 main_body:
  43   %v = call <4 x float> @llvm.amdgcn.image.load.cube.v4f32.i32(i32 15, i32 %s, i32 %t, i32 %slice, <8 x i32> %rsrc, i32 0, i32 0)
  44   ret <4 x float> %v
  45 }
  46
  47 ; GCN-LABEL: {{^}}load_cube_lwe:
  48 ; GCN: image_load v[0:4], v[{{[0-9]+:[0-9]+}}], s[0:7] dmask:0xf unorm lwe da{{$}}
  49 define amdgpu_ps <4 x float> @load_cube_lwe(<8 x i32> inreg %rsrc, ptr addrspace(1) inreg %out, i32 %s, i32 %t, i32 %slice) {
  50 main_body:
  51   %v = call {<4 x float>,i32} @llvm.amdgcn.image.load.cube.v4f32i32.i32(i32 15, i32 %s, i32 %t, i32 %slice, <8 x i32> %rsrc, i32 2, i32 0)
  52   %v.vec = extractvalue {<4 x float>, i32} %v, 0
  53   %v.err = extractvalue {<4 x float>, i32} %v, 1
  54   store i32 %v.err, ptr addrspace(1) %out, align 4
  55   ret <4 x float> %v.vec
  56 }
  57
  58 ; GCN-LABEL: {{^}}load_1darray:
  59 ; GCN: image_load v[0:3], v[0:1], s[0:7] dmask:0xf unorm da{{$}}
  60 define amdgpu_ps <4 x float> @load_1darray(<8 x i32> inreg %rsrc, i32 %s, i32 %slice) {
  61 main_body:
  62   %v = call <4 x float> @llvm.amdgcn.image.load.1darray.v4f32.i32(i32 15, i32 %s, i32 %slice, <8 x i32> %rsrc, i32 0, i32 0)
  63   ret <4 x float> %v
  64 }
  65
  66 ; GCN-LABEL: {{^}}load_2darray:
  67 ; GCN: image_load v[0:3], v[0:2], s[0:7] dmask:0xf unorm da{{$}}
  68 define amdgpu_ps <4 x float> @load_2darray(<8 x i32> inreg %rsrc, i32 %s, i32 %t, i32 %slice) {
  69 main_body:
  70   %v = call <4 x float> @llvm.amdgcn.image.load.2darray.v4f32.i32(i32 15, i32 %s, i32 %t, i32 %slice, <8 x i32> %rsrc, i32 0, i32 0)
  71   ret <4 x float> %v
  72 }
  73
  74 ; GCN-LABEL: {{^}}load_2darray_lwe:
  75 ; GCN: image_load v[0:4], v[{{[0-9]+:[0-9]+}}], s[0:7] dmask:0xf unorm lwe da{{$}}
  76 define amdgpu_ps <4 x float> @load_2darray_lwe(<8 x i32> inreg %rsrc, ptr addrspace(1) inreg %out, i32 %s, i32 %t, i32 %slice) {
  77 main_body:
  78   %v = call {<4 x float>,i32} @llvm.amdgcn.image.load.2darray.v4f32i32.i32(i32 15, i32 %s, i32 %t, i32 %slice, <8 x i32> %rsrc, i32 2, i32 0)
  79   %v.vec = extractvalue {<4 x float>, i32} %v, 0
  80   %v.err = extractvalue {<4 x float>, i32} %v, 1
  81   store i32 %v.err, ptr addrspace(1) %out, align 4
  82   ret <4 x float> %v.vec
  83 }
  84
  85 ; GCN-LABEL: {{^}}load_2dmsaa:
  86 ; GCN: image_load v[0:3], v[0:2], s[0:7] dmask:0xf unorm{{$}}
  87 define amdgpu_ps <4 x float> @load_2dmsaa(<8 x i32> inreg %rsrc, i32 %s, i32 %t, i32 %fragid) {
  88 main_body:
  89   %v = call <4 x float> @llvm.amdgcn.image.load.2dmsaa.v4f32.i32(i32 15, i32 %s, i32 %t, i32 %fragid, <8 x i32> %rsrc, i32 0, i32 0)
  90   ret <4 x float> %v
  91 }
  92
  93 ; GCN-LABEL: {{^}}load_2darraymsaa:
  94 ; GCN: image_load v[0:3], v[0:3], s[0:7] dmask:0xf unorm da{{$}}
  95 define amdgpu_ps <4 x float> @load_2darraymsaa(<8 x i32> inreg %rsrc, i32 %s, i32 %t, i32 %slice, i32 %fragid) {
  96 main_body:
  97   %v = call <4 x float> @llvm.amdgcn.image.load.2darraymsaa.v4f32.i32(i32 15, i32 %s, i32 %t, i32 %slice, i32 %fragid, <8 x i32> %rsrc, i32 0, i32 0)
  98   ret <4 x float> %v
  99 }
 100
 101 ; GCN-LABEL: {{^}}load_1d_addr_align:
 102 ; GCN: v_mov_b32_e32 [[VADDR:v[0-9]?[02468]]], v1
 103 ; GCN: image_load v[0:3], [[VADDR]], s[0:7] dmask:0xf unorm{{$}}
 104 define amdgpu_ps <4 x float> @load_1d_addr_align(<8 x i32> inreg %rsrc, <2 x i32> %s) {
 105 main_body:
 106   %s1 = extractelement <2 x i32> %s, i32 1
 107   %v = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32(i32 15, i32 %s1, <8 x i32> %rsrc, i32 0, i32 0)
 108   ret <4 x float> %v
 109 }
 110
 111 ; GCN-LABEL: {{^}}store_1d:
 112 ; GCN: image_store v[0:3], v4, s[0:7] dmask:0xf unorm{{$}}
 113 define amdgpu_ps void @store_1d(<8 x i32> inreg %rsrc, <4 x float> %vdata, i32 %s) {
 114 main_body:
 115   call void @llvm.amdgcn.image.store.1d.v4f32.i32(<4 x float> %vdata, i32 15, i32 %s, <8 x i32> %rsrc, i32 0, i32 0)
 116   ret void
 117 }
 118
 119 ; GCN-LABEL: {{^}}store_2d:
 120 ; GCN: image_store v[0:3], v[4:5], s[0:7] dmask:0xf unorm{{$}}
 121 define amdgpu_ps void @store_2d(<8 x i32> inreg %rsrc, <4 x float> %vdata, i32 %s, i32 %t) {
 122 main_body:
 123   call void @llvm.amdgcn.image.store.2d.v4f32.i32(<4 x float> %vdata, i32 15, i32 %s, i32 %t, <8 x i32> %rsrc, i32 0, i32 0)
 124   ret void
 125 }
 126
 127 ; GCN-LABEL: {{^}}store_3d:
 128 ; GCN: image_store v[0:3], v[4:6], s[0:7] dmask:0xf unorm{{$}}
 129 define amdgpu_ps void @store_3d(<8 x i32> inreg %rsrc, <4 x float> %vdata, i32 %s, i32 %t, i32 %r) {
 130 main_body:
 131   call void @llvm.amdgcn.image.store.3d.v4f32.i32(<4 x float> %vdata, i32 15, i32 %s, i32 %t, i32 %r, <8 x i32> %rsrc, i32 0, i32 0)
 132   ret void
 133 }
 134
 135 ; GCN-LABEL: {{^}}store_cube:
 136 ; GCN: image_store v[0:3], v[4:6], s[0:7] dmask:0xf unorm da{{$}}
 137 define amdgpu_ps void @store_cube(<8 x i32> inreg %rsrc, <4 x float> %vdata, i32 %s, i32 %t, i32 %slice) {
 138 main_body:
 139   call void @llvm.amdgcn.image.store.cube.v4f32.i32(<4 x float> %vdata, i32 15, i32 %s, i32 %t, i32 %slice, <8 x i32> %rsrc, i32 0, i32 0)
 140   ret void
 141 }
 142
 143 ; GCN-LABEL: {{^}}store_1darray:
 144 ; GCN: image_store v[0:3], v[4:5], s[0:7] dmask:0xf unorm da{{$}}
 145 define amdgpu_ps void @store_1darray(<8 x i32> inreg %rsrc, <4 x float> %vdata, i32 %s, i32 %slice) {
 146 main_body:
 147   call void @llvm.amdgcn.image.store.1darray.v4f32.i32(<4 x float> %vdata, i32 15, i32 %s, i32 %slice, <8 x i32> %rsrc, i32 0, i32 0)
 148   ret void
 149 }
 150
 151 ; GCN-LABEL: {{^}}store_2darray:
 152 ; GCN: image_store v[0:3], v[4:6], s[0:7] dmask:0xf unorm da{{$}}
 153 define amdgpu_ps void @store_2darray(<8 x i32> inreg %rsrc, <4 x float> %vdata, i32 %s, i32 %t, i32 %slice) {
 154 main_body:
 155   call void @llvm.amdgcn.image.store.2darray.v4f32.i32(<4 x float> %vdata, i32 15, i32 %s, i32 %t, i32 %slice, <8 x i32> %rsrc, i32 0, i32 0)
 156   ret void
 157 }
 158
 159 ; GCN-LABEL: {{^}}store_2dmsaa:
 160 ; GCN: image_store v[0:3], v[4:6], s[0:7] dmask:0xf unorm{{$}}
 161 define amdgpu_ps void @store_2dmsaa(<8 x i32> inreg %rsrc, <4 x float> %vdata, i32 %s, i32 %t, i32 %fragid) {
 162 main_body:
 163   call void @llvm.amdgcn.image.store.2dmsaa.v4f32.i32(<4 x float> %vdata, i32 15, i32 %s, i32 %t, i32 %fragid, <8 x i32> %rsrc, i32 0, i32 0)
 164   ret void
 165 }
 166
 167 ; GCN-LABEL: {{^}}store_2darraymsaa:
 168 ; GCN: image_store v[0:3], v[4:7], s[0:7] dmask:0xf unorm da{{$}}
 169 define amdgpu_ps void @store_2darraymsaa(<8 x i32> inreg %rsrc, <4 x float> %vdata, i32 %s, i32 %t, i32 %slice, i32 %fragid) {
 170 main_body:
 171   call void @llvm.amdgcn.image.store.2darraymsaa.v4f32.i32(<4 x float> %vdata, i32 15, i32 %s, i32 %t, i32 %slice, i32 %fragid, <8 x i32> %rsrc, i32 0, i32 0)
 172   ret void
 173 }
 174
 175 ; GCN-LABEL: {{^}}load_1d_V1:
 176 ; GCN: image_load v0, v0, s[0:7] dmask:0x8 unorm{{$}}
 177 define amdgpu_ps float @load_1d_V1(<8 x i32> inreg %rsrc, i32 %s) {
 178 main_body:
 179   %v = call float @llvm.amdgcn.image.load.1d.f32.i32(i32 8, i32 %s, <8 x i32> %rsrc, i32 0, i32 0)
 180   ret float %v
 181 }
 182
 183 ; GCN-LABEL: {{^}}load_1d_V2:
 184 ; GCN: image_load v[0:1], v0, s[0:7] dmask:0x9 unorm{{$}}
 185 define amdgpu_ps <2 x float> @load_1d_V2(<8 x i32> inreg %rsrc, i32 %s) {
 186 main_body:
 187   %v = call <2 x float> @llvm.amdgcn.image.load.1d.v2f32.i32(i32 9, i32 %s, <8 x i32> %rsrc, i32 0, i32 0)
 188   ret <2 x float> %v
 189 }
 190
 191 ; GCN-LABEL: {{^}}store_1d_V1:
 192 ; GCN: v_mov_b32_e32 [[VADDR:v[0-9]?[02468]]], v1
 193 ; GCN: image_store v0, [[VADDR]], s[0:7] dmask:0x2 unorm{{$}}
 194 define amdgpu_ps void @store_1d_V1(<8 x i32> inreg %rsrc, float %vdata, i32 %s) {
 195 main_body:
 196   call void @llvm.amdgcn.image.store.1d.f32.i32(float %vdata, i32 2, i32 %s, <8 x i32> %rsrc, i32 0, i32 0)
 197   ret void
 198 }
 199
 200 ; GCN-LABEL: {{^}}store_1d_V2:
 201 ; GCN: image_store v[0:1], v2, s[0:7] dmask:0xc unorm{{$}}
 202 define amdgpu_ps void @store_1d_V2(<8 x i32> inreg %rsrc, <2 x float> %vdata, i32 %s) {
 203 main_body:
 204   call void @llvm.amdgcn.image.store.1d.v2f32.i32(<2 x float> %vdata, i32 12, i32 %s, <8 x i32> %rsrc, i32 0, i32 0)
 205   ret void
 206 }
 207
 208 ; GCN-LABEL: {{^}}load_1d_glc:
 209 ; GCN: image_load v[0:3], v0, s[0:7] dmask:0xf unorm glc{{$}}
 210 define amdgpu_ps <4 x float> @load_1d_glc(<8 x i32> inreg %rsrc, i32 %s) {
 211 main_body:
 212   %v = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 0, i32 1)
 213   ret <4 x float> %v
 214 }
 215
 216 ; GCN-LABEL: {{^}}load_1d_slc:
 217 ; GCN: image_load v[0:3], v0, s[0:7] dmask:0xf unorm slc{{$}}
 218 define amdgpu_ps <4 x float> @load_1d_slc(<8 x i32> inreg %rsrc, i32 %s) {
 219 main_body:
 220   %v = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 0, i32 2)
 221   ret <4 x float> %v
 222 }
 223
 224 ; GCN-LABEL: {{^}}load_1d_glc_slc:
 225 ; GCN: image_load v[0:3], v0, s[0:7] dmask:0xf unorm glc slc{{$}}
 226 define amdgpu_ps <4 x float> @load_1d_glc_slc(<8 x i32> inreg %rsrc, i32 %s) {
 227 main_body:
 228   %v = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 0, i32 3)
 229   ret <4 x float> %v
 230 }
 231
 232 ; GCN-LABEL: {{^}}store_1d_glc:
 233 ; GCN: image_store v[0:3], v4, s[0:7] dmask:0xf unorm glc{{$}}
 234 define amdgpu_ps void @store_1d_glc(<8 x i32> inreg %rsrc, <4 x float> %vdata, i32 %s) {
 235 main_body:
 236   call void @llvm.amdgcn.image.store.1d.v4f32.i32(<4 x float> %vdata, i32 15, i32 %s, <8 x i32> %rsrc, i32 0, i32 1)
 237   ret void
 238 }
 239
 240 ; GCN-LABEL: {{^}}store_1d_slc:
 241 ; GCN: image_store v[0:3], v4, s[0:7] dmask:0xf unorm slc{{$}}
 242 define amdgpu_ps void @store_1d_slc(<8 x i32> inreg %rsrc, <4 x float> %vdata, i32 %s) {
 243 main_body:
 244   call void @llvm.amdgcn.image.store.1d.v4f32.i32(<4 x float> %vdata, i32 15, i32 %s, <8 x i32> %rsrc, i32 0, i32 2)
 245   ret void
 246 }
 247
 248 ; GCN-LABEL: {{^}}store_1d_glc_slc:
 249 ; GCN: image_store v[0:3], v4, s[0:7] dmask:0xf unorm glc slc{{$}}
 250 define amdgpu_ps void @store_1d_glc_slc(<8 x i32> inreg %rsrc, <4 x float> %vdata, i32 %s) {
 251 main_body:
 252   call void @llvm.amdgcn.image.store.1d.v4f32.i32(<4 x float> %vdata, i32 15, i32 %s, <8 x i32> %rsrc, i32 0, i32 3)
 253   ret void
 254 }
 255
 256 ; GCN-LABEL: {{^}}image_store_wait:
 257 ; GCN: image_store v[0:3], v4, s[0:7] dmask:0xf
 258 ; SI: s_waitcnt expcnt(0)
 259 ; GCN: image_load v[0:3], v4, s[8:15] dmask:0xf
 260 ; GCN: s_waitcnt vmcnt(0)
 261 ; GCN: image_store v[0:3], v4, s[16:23] dmask:0xf
 262 define amdgpu_ps void @image_store_wait(<8 x i32> inreg %arg, <8 x i32> inreg %arg1, <8 x i32> inreg %arg2, <4 x float> %arg3, i32 %arg4) #0 {
 263 main_body:
 264   call void @llvm.amdgcn.image.store.1d.v4f32.i32(<4 x float> %arg3, i32 15, i32 %arg4, <8 x i32> %arg, i32 0, i32 0)
 265   %data = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32(i32 15, i32 %arg4, <8 x i32> %arg1, i32 0, i32 0)
 266   call void @llvm.amdgcn.image.store.1d.v4f32.i32(<4 x float> %data, i32 15, i32 %arg4, <8 x i32> %arg2, i32 0, i32 0)
 267   ret void
 268 }
 269
 270 ; GCN-LABEL: image_load_mmo
 271 ; GCN: image_load v1, v[{{[0-9:]+}}], s[0:7] dmask:0x1 unorm
 272 define amdgpu_ps float @image_load_mmo(<8 x i32> inreg %rsrc, ptr addrspace(3) %lds, <2 x i32> %c) #0 {
 273   store float 0.000000e+00, ptr addrspace(3) %lds
 274   %c0 = extractelement <2 x i32> %c, i32 0
 275   %c1 = extractelement <2 x i32> %c, i32 1
 276   %tex = call float @llvm.amdgcn.image.load.2d.f32.i32(i32 1, i32 %c0, i32 %c1, <8 x i32> %rsrc, i32 0, i32 0)
 277   %tmp2 = getelementptr float, ptr addrspace(3) %lds, i32 4
 278   store float 0.000000e+00, ptr addrspace(3) %tmp2
 279   ret float %tex
 280 }
 281
 282 ; GCN: v_mov_b32_e32 [[VADDR:v[0-9]?[02468]]], v1
 283 ; GCN: image_get_resinfo v[0:3], [[VADDR]], s[0:7] dmask:0xf unorm
 284 define amdgpu_ps <4 x float> @getresinfo_1d(<8 x i32> inreg %rsrc, <2 x i32> %s) {
 285 main_body:
 286   %s1 = extractelement <2 x i32> %s, i32 1
 287   %v = call <4 x float> @llvm.amdgcn.image.getresinfo.1d.v4f32.i32(i32 15, i32 %s1, <8 x i32> %rsrc, i32 0, i32 0)
 288   ret <4 x float> %v
 289 }
 290
 291 declare <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32(i32, i32, <8 x i32>, i32, i32) #1
 292 declare {float,i32} @llvm.amdgcn.image.load.1d.f32i32.i32(i32, i32, <8 x i32>, i32, i32) #1
 293 declare {<2 x float>,i32} @llvm.amdgcn.image.load.1d.v2f32i32.i32(i32, i32, <8 x i32>, i32, i32) #1
 294 declare {<4 x float>,i32} @llvm.amdgcn.image.load.1d.v4f32i32.i32(i32, i32, <8 x i32>, i32, i32) #1
 295 declare <4 x float> @llvm.amdgcn.image.load.2d.v4f32.i32(i32, i32, i32, <8 x i32>, i32, i32) #1
 296 declare {<4 x float>,i32} @llvm.amdgcn.image.load.2d.v4f32i32.i32(i32, i32, i32, <8 x i32>, i32, i32) #1
 297 declare <4 x float> @llvm.amdgcn.image.load.3d.v4f32.i32(i32, i32, i32, i32, <8 x i32>, i32, i32) #1
 298 declare {<4 x float>,i32} @llvm.amdgcn.image.load.3d.v4f32i32.i32(i32, i32, i32, i32, <8 x i32>, i32, i32) #1
 299 declare <4 x float> @llvm.amdgcn.image.load.cube.v4f32.i32(i32, i32, i32, i32, <8 x i32>, i32, i32) #1
 300 declare {<4 x float>,i32} @llvm.amdgcn.image.load.cube.v4f32i32.i32(i32, i32, i32, i32, <8 x i32>, i32, i32) #1
 301 declare <4 x float> @llvm.amdgcn.image.load.1darray.v4f32.i32(i32, i32, i32, <8 x i32>, i32, i32) #1
 302 declare {<4 x float>,i32} @llvm.amdgcn.image.load.1darray.v4f32i32.i32(i32, i32, i32, <8 x i32>, i32, i32) #1
 303 declare <4 x float> @llvm.amdgcn.image.load.2darray.v4f32.i32(i32, i32, i32, i32, <8 x i32>, i32, i32) #1
 304 declare {<4 x float>,i32} @llvm.amdgcn.image.load.2darray.v4f32i32.i32(i32, i32, i32, i32, <8 x i32>, i32, i32) #1
 305 declare <4 x float> @llvm.amdgcn.image.load.2dmsaa.v4f32.i32(i32, i32, i32, i32, <8 x i32>, i32, i32) #1
 306 declare {<4 x float>,i32} @llvm.amdgcn.image.load.2dmsaa.v4f32i32.i32(i32, i32, i32, i32, <8 x i32>, i32, i32) #1
 307 declare <4 x float> @llvm.amdgcn.image.load.2darraymsaa.v4f32.i32(i32, i32, i32, i32, i32, <8 x i32>, i32, i32) #1
 308 declare {<4 x float>,i32} @llvm.amdgcn.image.load.2darraymsaa.v4f32i32.i32(i32, i32, i32, i32, i32, <8 x i32>, i32, i32) #1
 309
 310 declare void @llvm.amdgcn.image.store.1d.v4f32.i32(<4 x float>, i32, i32, <8 x i32>, i32, i32) #0
 311 declare void @llvm.amdgcn.image.store.2d.v4f32.i32(<4 x float>, i32, i32, i32, <8 x i32>, i32, i32) #0
 312 declare void @llvm.amdgcn.image.store.3d.v4f32.i32(<4 x float>, i32, i32, i32, i32, <8 x i32>, i32, i32) #0
 313 declare void @llvm.amdgcn.image.store.cube.v4f32.i32(<4 x float>, i32, i32, i32, i32, <8 x i32>, i32, i32) #0
 314 declare void @llvm.amdgcn.image.store.1darray.v4f32.i32(<4 x float>, i32, i32, i32, <8 x i32>, i32, i32) #0
 315 declare void @llvm.amdgcn.image.store.2darray.v4f32.i32(<4 x float>, i32, i32, i32, i32, <8 x i32>, i32, i32) #0
 316 declare void @llvm.amdgcn.image.store.2dmsaa.v4f32.i32(<4 x float>, i32, i32, i32, i32, <8 x i32>, i32, i32) #0
 317 declare void @llvm.amdgcn.image.store.2darraymsaa.v4f32.i32(<4 x float>, i32, i32, i32, i32, i32, <8 x i32>, i32, i32) #0
 318
 319 declare float @llvm.amdgcn.image.load.1d.f32.i32(i32, i32, <8 x i32>, i32, i32) #1
 320 declare float @llvm.amdgcn.image.load.2d.f32.i32(i32, i32, i32, <8 x i32>, i32, i32) #1
 321 declare <2 x float> @llvm.amdgcn.image.load.1d.v2f32.i32(i32, i32, <8 x i32>, i32, i32) #1
 322 declare void @llvm.amdgcn.image.store.1d.f32.i32(float, i32, i32, <8 x i32>, i32, i32) #0
 323 declare void @llvm.amdgcn.image.store.1d.v2f32.i32(<2 x float>, i32, i32, <8 x i32>, i32, i32) #0
 324
 325 declare <4 x float> @llvm.amdgcn.image.getresinfo.1d.v4f32.i32(i32, i32, <8 x i32>, i32, i32) #2
 326
 327 attributes #0 = { nounwind }
 328 attributes #1 = { nounwind readonly }
 329 attributes #2 = { nounwind readnone }