llvm/test/CodeGen/AMDGPU/llvm.amdgcn.image.store.a16.d16.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -march=amdgcn -mcpu=gfx900 -verify-machineinstrs < %s | FileCheck -check-prefixes=GFX9 %s
   3 ; RUN: llc -march=amdgcn -mcpu=gfx1010 -verify-machineinstrs < %s | FileCheck -check-prefixes=GFX10 %s
   4 ; RUN: llc -march=amdgcn -mcpu=gfx1100 -verify-machineinstrs < %s | FileCheck -check-prefixes=GFX11 %s
   5
   6 define amdgpu_ps void @store_f16_1d(<8 x i32> inreg %rsrc, <2 x i16> %coords, <2 x i32> %val) {
   7 ; GFX9-LABEL: store_f16_1d:
   8 ; GFX9:       ; %bb.0: ; %main_body
   9 ; GFX9-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0x1 unorm a16 d16
  10 ; GFX9-NEXT:    s_endpgm
  11 ;
  12 ; GFX10-LABEL: store_f16_1d:
  13 ; GFX10:       ; %bb.0: ; %main_body
  14 ; GFX10-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0x1 dim:SQ_RSRC_IMG_1D unorm a16 d16
  15 ; GFX10-NEXT:    s_endpgm
  16 ;
  17 ; GFX11-LABEL: store_f16_1d:
  18 ; GFX11:       ; %bb.0: ; %main_body
  19 ; GFX11-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0x1 dim:SQ_RSRC_IMG_1D unorm a16 d16
  20 ; GFX11-NEXT:    s_nop 0
  21 ; GFX11-NEXT:    s_sendmsg sendmsg(MSG_DEALLOC_VGPRS)
  22 ; GFX11-NEXT:    s_endpgm
  23 main_body:
  24   %x = extractelement <2 x i16> %coords, i32 0
  25   %bitcast = bitcast <2 x i32> %val to <4 x half>
  26   call void @llvm.amdgcn.image.store.1d.v4f16.i16(<4 x half> %bitcast, i32 1, i16 %x, <8 x i32> %rsrc, i32 0, i32 0)
  27   ret void
  28 }
  29
  30 define amdgpu_ps void @store_v2f16_1d(<8 x i32> inreg %rsrc, <2 x i16> %coords, <2 x i32> %val) {
  31 ; GFX9-LABEL: store_v2f16_1d:
  32 ; GFX9:       ; %bb.0: ; %main_body
  33 ; GFX9-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0x3 unorm a16 d16
  34 ; GFX9-NEXT:    s_endpgm
  35 ;
  36 ; GFX10-LABEL: store_v2f16_1d:
  37 ; GFX10:       ; %bb.0: ; %main_body
  38 ; GFX10-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0x3 dim:SQ_RSRC_IMG_1D unorm a16 d16
  39 ; GFX10-NEXT:    s_endpgm
  40 ;
  41 ; GFX11-LABEL: store_v2f16_1d:
  42 ; GFX11:       ; %bb.0: ; %main_body
  43 ; GFX11-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0x3 dim:SQ_RSRC_IMG_1D unorm a16 d16
  44 ; GFX11-NEXT:    s_nop 0
  45 ; GFX11-NEXT:    s_sendmsg sendmsg(MSG_DEALLOC_VGPRS)
  46 ; GFX11-NEXT:    s_endpgm
  47 main_body:
  48   %x = extractelement <2 x i16> %coords, i32 0
  49   %bitcast = bitcast <2 x i32> %val to <4 x half>
  50   call void @llvm.amdgcn.image.store.1d.v4f16.i16(<4 x half> %bitcast, i32 3, i16 %x, <8 x i32> %rsrc, i32 0, i32 0)
  51   ret void
  52 }
  53
  54 define amdgpu_ps void @store_v3f16_1d(<8 x i32> inreg %rsrc, <2 x i16> %coords, <2 x i32> %val) {
  55 ; GFX9-LABEL: store_v3f16_1d:
  56 ; GFX9:       ; %bb.0: ; %main_body
  57 ; GFX9-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0x7 unorm a16 d16
  58 ; GFX9-NEXT:    s_endpgm
  59 ;
  60 ; GFX10-LABEL: store_v3f16_1d:
  61 ; GFX10:       ; %bb.0: ; %main_body
  62 ; GFX10-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0x7 dim:SQ_RSRC_IMG_1D unorm a16 d16
  63 ; GFX10-NEXT:    s_endpgm
  64 ;
  65 ; GFX11-LABEL: store_v3f16_1d:
  66 ; GFX11:       ; %bb.0: ; %main_body
  67 ; GFX11-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0x7 dim:SQ_RSRC_IMG_1D unorm a16 d16
  68 ; GFX11-NEXT:    s_nop 0
  69 ; GFX11-NEXT:    s_sendmsg sendmsg(MSG_DEALLOC_VGPRS)
  70 ; GFX11-NEXT:    s_endpgm
  71 main_body:
  72   %x = extractelement <2 x i16> %coords, i32 0
  73   %bitcast = bitcast <2 x i32> %val to <4 x half>
  74   call void @llvm.amdgcn.image.store.1d.v4f16.i16(<4 x half> %bitcast, i32 7, i16 %x, <8 x i32> %rsrc, i32 0, i32 0)
  75   ret void
  76 }
  77
  78 define amdgpu_ps void @store_v4f16_1d(<8 x i32> inreg %rsrc, <2 x i16> %coords, <2 x i32> %val) {
  79 ; GFX9-LABEL: store_v4f16_1d:
  80 ; GFX9:       ; %bb.0: ; %main_body
  81 ; GFX9-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0xf unorm a16 d16
  82 ; GFX9-NEXT:    s_endpgm
  83 ;
  84 ; GFX10-LABEL: store_v4f16_1d:
  85 ; GFX10:       ; %bb.0: ; %main_body
  86 ; GFX10-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0xf dim:SQ_RSRC_IMG_1D unorm a16 d16
  87 ; GFX10-NEXT:    s_endpgm
  88 ;
  89 ; GFX11-LABEL: store_v4f16_1d:
  90 ; GFX11:       ; %bb.0: ; %main_body
  91 ; GFX11-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0xf dim:SQ_RSRC_IMG_1D unorm a16 d16
  92 ; GFX11-NEXT:    s_nop 0
  93 ; GFX11-NEXT:    s_sendmsg sendmsg(MSG_DEALLOC_VGPRS)
  94 ; GFX11-NEXT:    s_endpgm
  95 main_body:
  96   %x = extractelement <2 x i16> %coords, i32 0
  97   %bitcast = bitcast <2 x i32> %val to <4 x half>
  98   call void @llvm.amdgcn.image.store.1d.v4f16.i16(<4 x half> %bitcast, i32 15, i16 %x, <8 x i32> %rsrc, i32 0, i32 0)
  99   ret void
 100 }
 101
 102 define amdgpu_ps void @store_f16_2d(<8 x i32> inreg %rsrc, <2 x i16> %coords, <2 x i32> %val) {
 103 ; GFX9-LABEL: store_f16_2d:
 104 ; GFX9:       ; %bb.0: ; %main_body
 105 ; GFX9-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0x1 unorm a16 d16
 106 ; GFX9-NEXT:    s_endpgm
 107 ;
 108 ; GFX10-LABEL: store_f16_2d:
 109 ; GFX10:       ; %bb.0: ; %main_body
 110 ; GFX10-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0x1 dim:SQ_RSRC_IMG_2D unorm a16 d16
 111 ; GFX10-NEXT:    s_endpgm
 112 ;
 113 ; GFX11-LABEL: store_f16_2d:
 114 ; GFX11:       ; %bb.0: ; %main_body
 115 ; GFX11-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0x1 dim:SQ_RSRC_IMG_2D unorm a16 d16
 116 ; GFX11-NEXT:    s_nop 0
 117 ; GFX11-NEXT:    s_sendmsg sendmsg(MSG_DEALLOC_VGPRS)
 118 ; GFX11-NEXT:    s_endpgm
 119 main_body:
 120   %x = extractelement <2 x i16> %coords, i32 0
 121   %y = extractelement <2 x i16> %coords, i32 1
 122   %bitcast = bitcast <2 x i32> %val to <4 x half>
 123   call void @llvm.amdgcn.image.store.2d.v4f16.i16(<4 x half> %bitcast, i32 1, i16 %x, i16 %y, <8 x i32> %rsrc, i32 0, i32 0)
 124   ret void
 125 }
 126
 127 define amdgpu_ps void @store_v2f16_2d(<8 x i32> inreg %rsrc, <2 x i16> %coords, <2 x i32> %val) {
 128 ; GFX9-LABEL: store_v2f16_2d:
 129 ; GFX9:       ; %bb.0: ; %main_body
 130 ; GFX9-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0x3 unorm a16 d16
 131 ; GFX9-NEXT:    s_endpgm
 132 ;
 133 ; GFX10-LABEL: store_v2f16_2d:
 134 ; GFX10:       ; %bb.0: ; %main_body
 135 ; GFX10-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0x3 dim:SQ_RSRC_IMG_2D unorm a16 d16
 136 ; GFX10-NEXT:    s_endpgm
 137 ;
 138 ; GFX11-LABEL: store_v2f16_2d:
 139 ; GFX11:       ; %bb.0: ; %main_body
 140 ; GFX11-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0x3 dim:SQ_RSRC_IMG_2D unorm a16 d16
 141 ; GFX11-NEXT:    s_nop 0
 142 ; GFX11-NEXT:    s_sendmsg sendmsg(MSG_DEALLOC_VGPRS)
 143 ; GFX11-NEXT:    s_endpgm
 144 main_body:
 145   %x = extractelement <2 x i16> %coords, i32 0
 146   %y = extractelement <2 x i16> %coords, i32 1
 147   %bitcast = bitcast <2 x i32> %val to <4 x half>
 148   call void @llvm.amdgcn.image.store.2d.v4f16.i16(<4 x half> %bitcast, i32 3, i16 %x, i16 %y, <8 x i32> %rsrc, i32 0, i32 0)
 149   ret void
 150 }
 151
 152 define amdgpu_ps void @store_v3f16_2d(<8 x i32> inreg %rsrc, <2 x i16> %coords, <2 x i32> %val) {
 153 ; GFX9-LABEL: store_v3f16_2d:
 154 ; GFX9:       ; %bb.0: ; %main_body
 155 ; GFX9-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0x7 unorm a16 d16
 156 ; GFX9-NEXT:    s_endpgm
 157 ;
 158 ; GFX10-LABEL: store_v3f16_2d:
 159 ; GFX10:       ; %bb.0: ; %main_body
 160 ; GFX10-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0x7 dim:SQ_RSRC_IMG_2D unorm a16 d16
 161 ; GFX10-NEXT:    s_endpgm
 162 ;
 163 ; GFX11-LABEL: store_v3f16_2d:
 164 ; GFX11:       ; %bb.0: ; %main_body
 165 ; GFX11-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0x7 dim:SQ_RSRC_IMG_2D unorm a16 d16
 166 ; GFX11-NEXT:    s_nop 0
 167 ; GFX11-NEXT:    s_sendmsg sendmsg(MSG_DEALLOC_VGPRS)
 168 ; GFX11-NEXT:    s_endpgm
 169 main_body:
 170   %x = extractelement <2 x i16> %coords, i32 0
 171   %y = extractelement <2 x i16> %coords, i32 1
 172   %bitcast = bitcast <2 x i32> %val to <4 x half>
 173   call void @llvm.amdgcn.image.store.2d.v4f16.i16(<4 x half> %bitcast, i32 7, i16 %x, i16 %y, <8 x i32> %rsrc, i32 0, i32 0)
 174   ret void
 175 }
 176
 177 define amdgpu_ps void @store_v4f16_2d(<8 x i32> inreg %rsrc, <2 x i16> %coords, <2 x i32> %val) {
 178 ; GFX9-LABEL: store_v4f16_2d:
 179 ; GFX9:       ; %bb.0: ; %main_body
 180 ; GFX9-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0xf unorm a16 d16
 181 ; GFX9-NEXT:    s_endpgm
 182 ;
 183 ; GFX10-LABEL: store_v4f16_2d:
 184 ; GFX10:       ; %bb.0: ; %main_body
 185 ; GFX10-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0xf dim:SQ_RSRC_IMG_2D unorm a16 d16
 186 ; GFX10-NEXT:    s_endpgm
 187 ;
 188 ; GFX11-LABEL: store_v4f16_2d:
 189 ; GFX11:       ; %bb.0: ; %main_body
 190 ; GFX11-NEXT:    image_store v[1:2], v0, s[0:7] dmask:0xf dim:SQ_RSRC_IMG_2D unorm a16 d16
 191 ; GFX11-NEXT:    s_nop 0
 192 ; GFX11-NEXT:    s_sendmsg sendmsg(MSG_DEALLOC_VGPRS)
 193 ; GFX11-NEXT:    s_endpgm
 194 main_body:
 195   %x = extractelement <2 x i16> %coords, i32 0
 196   %y = extractelement <2 x i16> %coords, i32 1
 197   %bitcast = bitcast <2 x i32> %val to <4 x half>
 198   call void @llvm.amdgcn.image.store.2d.v4f16.i16(<4 x half> %bitcast, i32 15, i16 %x, i16 %y, <8 x i32> %rsrc, i32 0, i32 0)
 199   ret void
 200 }
 201
 202 define amdgpu_ps void @store_f16_3d(<8 x i32> inreg %rsrc, <2 x i16> %coords_lo, <2 x i16> %coords_hi, <2 x i32> %val) {
 203 ; GFX9-LABEL: store_f16_3d:
 204 ; GFX9:       ; %bb.0: ; %main_body
 205 ; GFX9-NEXT:    image_store v[2:3], v[0:1], s[0:7] dmask:0x1 unorm a16 d16
 206 ; GFX9-NEXT:    s_endpgm
 207 ;
 208 ; GFX10-LABEL: store_f16_3d:
 209 ; GFX10:       ; %bb.0: ; %main_body
 210 ; GFX10-NEXT:    image_store v[2:3], v[0:1], s[0:7] dmask:0x1 dim:SQ_RSRC_IMG_3D unorm a16 d16
 211 ; GFX10-NEXT:    s_endpgm
 212 ;
 213 ; GFX11-LABEL: store_f16_3d:
 214 ; GFX11:       ; %bb.0: ; %main_body
 215 ; GFX11-NEXT:    image_store v[2:3], v[0:1], s[0:7] dmask:0x1 dim:SQ_RSRC_IMG_3D unorm a16 d16
 216 ; GFX11-NEXT:    s_nop 0
 217 ; GFX11-NEXT:    s_sendmsg sendmsg(MSG_DEALLOC_VGPRS)
 218 ; GFX11-NEXT:    s_endpgm
 219 main_body:
 220   %x = extractelement <2 x i16> %coords_lo, i32 0
 221   %y = extractelement <2 x i16> %coords_lo, i32 1
 222   %z = extractelement <2 x i16> %coords_hi, i32 0
 223   %bitcast = bitcast <2 x i32> %val to <4 x half>
 224   call void @llvm.amdgcn.image.store.3d.v4f16.i16(<4 x half> %bitcast, i32 1, i16 %x, i16 %y, i16 %z, <8 x i32> %rsrc, i32 0, i32 0)
 225   ret void
 226 }
 227
 228 define amdgpu_ps void @store_v2f16_3d(<8 x i32> inreg %rsrc, <2 x i16> %coords_lo, <2 x i16> %coords_hi, <2 x i32> %val) {
 229 ; GFX9-LABEL: store_v2f16_3d:
 230 ; GFX9:       ; %bb.0: ; %main_body
 231 ; GFX9-NEXT:    image_store v[2:3], v[0:1], s[0:7] dmask:0x3 unorm a16 d16
 232 ; GFX9-NEXT:    s_endpgm
 233 ;
 234 ; GFX10-LABEL: store_v2f16_3d:
 235 ; GFX10:       ; %bb.0: ; %main_body
 236 ; GFX10-NEXT:    image_store v[2:3], v[0:1], s[0:7] dmask:0x3 dim:SQ_RSRC_IMG_3D unorm a16 d16
 237 ; GFX10-NEXT:    s_endpgm
 238 ;
 239 ; GFX11-LABEL: store_v2f16_3d:
 240 ; GFX11:       ; %bb.0: ; %main_body
 241 ; GFX11-NEXT:    image_store v[2:3], v[0:1], s[0:7] dmask:0x3 dim:SQ_RSRC_IMG_3D unorm a16 d16
 242 ; GFX11-NEXT:    s_nop 0
 243 ; GFX11-NEXT:    s_sendmsg sendmsg(MSG_DEALLOC_VGPRS)
 244 ; GFX11-NEXT:    s_endpgm
 245 main_body:
 246   %x = extractelement <2 x i16> %coords_lo, i32 0
 247   %y = extractelement <2 x i16> %coords_lo, i32 1
 248   %z = extractelement <2 x i16> %coords_hi, i32 0
 249   %bitcast = bitcast <2 x i32> %val to <4 x half>
 250   call void @llvm.amdgcn.image.store.3d.v4f16.i16(<4 x half> %bitcast, i32 3, i16 %x, i16 %y, i16 %z, <8 x i32> %rsrc, i32 0, i32 0)
 251   ret void
 252 }
 253
 254 define amdgpu_ps void @store_v3f16_3d(<8 x i32> inreg %rsrc, <2 x i16> %coords_lo, <2 x i16> %coords_hi, <2 x i32> %val) {
 255 ; GFX9-LABEL: store_v3f16_3d:
 256 ; GFX9:       ; %bb.0: ; %main_body
 257 ; GFX9-NEXT:    image_store v[2:3], v[0:1], s[0:7] dmask:0x7 unorm a16 d16
 258 ; GFX9-NEXT:    s_endpgm
 259 ;
 260 ; GFX10-LABEL: store_v3f16_3d:
 261 ; GFX10:       ; %bb.0: ; %main_body
 262 ; GFX10-NEXT:    image_store v[2:3], v[0:1], s[0:7] dmask:0x7 dim:SQ_RSRC_IMG_3D unorm a16 d16
 263 ; GFX10-NEXT:    s_endpgm
 264 ;
 265 ; GFX11-LABEL: store_v3f16_3d:
 266 ; GFX11:       ; %bb.0: ; %main_body
 267 ; GFX11-NEXT:    image_store v[2:3], v[0:1], s[0:7] dmask:0x7 dim:SQ_RSRC_IMG_3D unorm a16 d16
 268 ; GFX11-NEXT:    s_nop 0
 269 ; GFX11-NEXT:    s_sendmsg sendmsg(MSG_DEALLOC_VGPRS)
 270 ; GFX11-NEXT:    s_endpgm
 271 main_body:
 272   %x = extractelement <2 x i16> %coords_lo, i32 0
 273   %y = extractelement <2 x i16> %coords_lo, i32 1
 274   %z = extractelement <2 x i16> %coords_hi, i32 0
 275   %bitcast = bitcast <2 x i32> %val to <4 x half>
 276   call void @llvm.amdgcn.image.store.3d.v4f16.i16(<4 x half> %bitcast, i32 7, i16 %x, i16 %y, i16 %z, <8 x i32> %rsrc, i32 0, i32 0)
 277   ret void
 278 }
 279
 280 define amdgpu_ps void @store_v4f16_3d(<8 x i32> inreg %rsrc, <2 x i16> %coords_lo, <2 x i16> %coords_hi, <2 x i32> %val) {
 281 ; GFX9-LABEL: store_v4f16_3d:
 282 ; GFX9:       ; %bb.0: ; %main_body
 283 ; GFX9-NEXT:    image_store v[2:3], v[0:1], s[0:7] dmask:0xf unorm a16 d16
 284 ; GFX9-NEXT:    s_endpgm
 285 ;
 286 ; GFX10-LABEL: store_v4f16_3d:
 287 ; GFX10:       ; %bb.0: ; %main_body
 288 ; GFX10-NEXT:    image_store v[2:3], v[0:1], s[0:7] dmask:0xf dim:SQ_RSRC_IMG_3D unorm a16 d16
 289 ; GFX10-NEXT:    s_endpgm
 290 ;
 291 ; GFX11-LABEL: store_v4f16_3d:
 292 ; GFX11:       ; %bb.0: ; %main_body
 293 ; GFX11-NEXT:    image_store v[2:3], v[0:1], s[0:7] dmask:0xf dim:SQ_RSRC_IMG_3D unorm a16 d16
 294 ; GFX11-NEXT:    s_nop 0
 295 ; GFX11-NEXT:    s_sendmsg sendmsg(MSG_DEALLOC_VGPRS)
 296 ; GFX11-NEXT:    s_endpgm
 297 main_body:
 298   %x = extractelement <2 x i16> %coords_lo, i32 0
 299   %y = extractelement <2 x i16> %coords_lo, i32 1
 300   %z = extractelement <2 x i16> %coords_hi, i32 0
 301   %bitcast = bitcast <2 x i32> %val to <4 x half>
 302   call void @llvm.amdgcn.image.store.3d.v4f16.i16(<4 x half> %bitcast, i32 15, i16 %x, i16 %y, i16 %z, <8 x i32> %rsrc, i32 0, i32 0)
 303   ret void
 304 }
 305
 306 declare void @llvm.amdgcn.image.store.1d.v4f16.i16(<4 x half>, i32, i16, <8 x i32>, i32, i32) #2
 307 declare void @llvm.amdgcn.image.store.2d.v4f16.i16(<4 x half>, i32, i16, i16, <8 x i32>, i32, i32) #2
 308 declare void @llvm.amdgcn.image.store.3d.v4f16.i16(<4 x half>, i32, i16, i16, i16, <8 x i32>, i32, i32) #2
 309
 310 attributes #0 = { nounwind }
 311 attributes #1 = { nounwind readonly }