llvm/test/CodeGen/AMDGPU/llvm.amdgcn.wqm.vote.ll

   1 ; RUN: llc -global-isel=0 -march=amdgcn -mcpu=tonga -verify-machineinstrs < %s | FileCheck -check-prefixes=CHECK,WAVE64 %s
   2 ; RUN: llc -global-isel=1 -march=amdgcn -mcpu=tonga -verify-machineinstrs < %s | FileCheck -check-prefixes=CHECK,WAVE64 %s
   3 ; RUN: llc -global-isel=0 -march=amdgcn -mcpu=gfx1010 -verify-machineinstrs < %s | FileCheck -check-prefixes=CHECK,WAVE32 %s
   4 ; RUN: llc -global-isel=1 -march=amdgcn -mcpu=gfx1010 -verify-machineinstrs < %s | FileCheck -check-prefixes=CHECK,WAVE32 %s
   5 ; RUN: llc -global-isel=0 -march=amdgcn -mcpu=gfx1100 -verify-machineinstrs < %s | FileCheck -check-prefixes=CHECK,WAVE32 %s
   6 ; RUN: llc -global-isel=1 -march=amdgcn -mcpu=gfx1100 -verify-machineinstrs < %s | FileCheck -check-prefixes=CHECK,WAVE32 %s
   7
   8 ;CHECK-LABEL: {{^}}ret:
   9 ;CHECK: v_cmp_eq_u32_e32 [[CMP:[^,]+]], v0, v1
  10 ;WAVE64: s_wqm_b64 [[WQM:[^,]+]], [[CMP]]
  11 ;WAVE32: s_wqm_b32 [[WQM:[^,]+]], [[CMP]]
  12 ;CHECK: v_cndmask_b32_e64 v0, 0, 1.0, [[WQM]]
  13 define amdgpu_ps float @ret(i32 %v0, i32 %v1) #1 {
  14 main_body:
  15   %c = icmp eq i32 %v0, %v1
  16   %w = call i1 @llvm.amdgcn.wqm.vote(i1 %c)
  17   %r = select i1 %w, float 1.0, float 0.0
  18   ret float %r
  19 }
  20
  21 ;CHECK-LABEL: {{^}}true:
  22 ;WAVE64: s_wqm_b64
  23 ;WAVE32: s_wqm_b32
  24 define amdgpu_ps float @true() #1 {
  25 main_body:
  26   %w = call i1 @llvm.amdgcn.wqm.vote(i1 true)
  27   %r = select i1 %w, float 1.0, float 0.0
  28   ret float %r
  29 }
  30
  31 ;CHECK-LABEL: {{^}}false:
  32 ;WAVE64: s_wqm_b64
  33 ;WAVE32: s_wqm_b32
  34 define amdgpu_ps float @false() #1 {
  35 main_body:
  36   %w = call i1 @llvm.amdgcn.wqm.vote(i1 false)
  37   %r = select i1 %w, float 1.0, float 0.0
  38   ret float %r
  39 }
  40
  41 ; Note: an almost identical test for this exists in llvm.amdgcn.kill.ll
  42 ;CHECK-LABEL: {{^}}kill:
  43 ;CHECK: v_cmp_eq_u32_e32 [[CMP:[^,]+]], v0, v1
  44
  45 ;WAVE64: s_wqm_b64 [[WQM:[^,]+]], [[CMP]]
  46 ;WAVE64: s_xor_b64 [[KILL:[^,]+]], [[WQM]], exec
  47 ;WAVE64: s_andn2_b64 [[MASK:[^,]+]], [[EXEC:[^,]+]], [[KILL]]
  48 ;WAVE64: s_and_b64 exec, exec, [[MASK]]
  49
  50 ;WAVE32: s_wqm_b32 [[WQM:[^,]+]], [[CMP]]
  51 ;WAVE32: s_xor_b32 [[KILL:[^,]+]], [[WQM]], exec
  52 ;WAVE32: s_and{{n2|_not1}}_b32 [[MASK:[^,]+]], [[EXEC:[^,]+]], [[KILL]]
  53 ;WAVE32: s_and_b32 exec_lo, exec_lo, [[MASK]]
  54
  55 ;CHECK: s_endpgm
  56 define amdgpu_ps float @kill(i32 %v0, i32 %v1) #1 {
  57 main_body:
  58   %c = icmp eq i32 %v0, %v1
  59   %w = call i1 @llvm.amdgcn.wqm.vote(i1 %c)
  60   call void @llvm.amdgcn.kill(i1 %w)
  61   ret float 0.0
  62 }
  63
  64 declare void @llvm.amdgcn.kill(i1) #1
  65 declare i1 @llvm.amdgcn.wqm.vote(i1)
  66
  67 attributes #1 = { nounwind }