llvm/test/CodeGen/AMDGPU/regalloc-fast-dont-drop-subreg-index-issue61134.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=amdgcn-amd-amdhsa -mcpu=gfx900 -sgpr-regalloc=fast -start-before=regallocfast,0 -stop-before=greedy -o - %s | FileCheck %s
   3
   4 # RegAllocFast was incorrectly dropping subregister indexes on
   5 # unassigned virtual registers. Make sure they are passed through
   6 # undisturbed to the second regalloc run.
   7
   8 ---
   9 name:            func
  10 alignment:       1
  11 tracksRegLiveness: true
  12 machineFunctionInfo:
  13   scratchRSrcReg:  '$sgpr96_sgpr97_sgpr98_sgpr99'
  14   stackPtrOffsetReg: '$sgpr32'
  15 body:             |
  16   bb.0:
  17     liveins: $vgpr0, $vgpr1_vgpr2
  18
  19     ; CHECK-LABEL: name: func
  20     ; CHECK: liveins: $vgpr0, $vgpr1_vgpr2
  21     ; CHECK-NEXT: {{  $}}
  22     ; CHECK-NEXT: undef %0.sub0:vreg_64 = COPY $vgpr0
  23     ; CHECK-NEXT: [[COPY:%[0-9]+]]:vreg_64 = COPY $vgpr1_vgpr2
  24     ; CHECK-NEXT: undef %2.sub1:vreg_64 = V_MOV_B32_e32 0, implicit $exec
  25     ; CHECK-NEXT: undef %0.sub0:vreg_64, renamable $sgpr0_sgpr1 = V_ADD_CO_U32_e64 1, %0.sub0, 0, implicit $exec
  26     ; CHECK-NEXT: undef %2.sub1:vreg_64, dead renamable $sgpr0_sgpr1 = V_ADDC_U32_e64 0, %2.sub1, killed $sgpr0_sgpr1, 0, implicit $exec
  27     ; CHECK-NEXT: [[GLOBAL_LOAD_DWORDX2_:%[0-9]+]]:vreg_64 = GLOBAL_LOAD_DWORDX2 [[COPY]], 0, 0, implicit $exec
  28     ; CHECK-NEXT: $vgpr0 = V_MOV_B32_e32 [[GLOBAL_LOAD_DWORDX2_]].sub0, implicit $exec
  29     ; CHECK-NEXT: S_ENDPGM 0, implicit %0, implicit %2, implicit $vgpr0
  30     undef %0.sub0:vreg_64 = COPY $vgpr0
  31     %2:vreg_64 = COPY $vgpr1_vgpr2
  32     undef %1.sub1:vreg_64 = V_MOV_B32_e32 0, implicit $exec
  33     undef %0.sub0:vreg_64, %3:sreg_64_xexec = V_ADD_CO_U32_e64 1, %0.sub0, 0, implicit $exec
  34     undef %1.sub1:vreg_64, dead %4:sreg_64_xexec = V_ADDC_U32_e64 0, %1.sub1, %3, 0, implicit $exec
  35     %5:vreg_64 = GLOBAL_LOAD_DWORDX2 %2, 0, 0, implicit $exec
  36     $vgpr0 = V_MOV_B32_e32 %5.sub0, implicit $exec
  37     S_ENDPGM 0, implicit %0, implicit %1, implicit $vgpr0
  38
  39 ...