llvm/test/CodeGen/AMDGPU/setcc.ll

   1 ; RUN: llc -mtriple=amdgcn-- -verify-machineinstrs < %s | FileCheck -allow-deprecated-dag-overlap -check-prefix=GCN -check-prefix=FUNC %s
   2 ; RUN: llc -march=r600 -mtriple=r600-- -mcpu=redwood -verify-machineinstrs < %s | FileCheck -allow-deprecated-dag-overlap -check-prefix=R600 -check-prefix=FUNC %s
   3
   4 declare i32 @llvm.amdgcn.workitem.id.x() nounwind readnone
   5
   6 ; FUNC-LABEL: {{^}}setcc_v2i32:
   7 ; R600-DAG: SETE_INT * T{{[0-9]+\.[XYZW]}}, KC0[3].X, KC0[3].Z
   8 ; R600-DAG: SETE_INT * T{{[0-9]+\.[XYZW]}}, KC0[2].W, KC0[3].Y
   9
  10 ; GCN: s_cmp_eq_u32
  11 ; GCN: s_cmp_eq_u32
  12 define amdgpu_kernel void @setcc_v2i32(ptr addrspace(1) %out, <2 x i32> %a, <2 x i32> %b) #0 {
  13   %result = icmp eq <2 x i32> %a, %b
  14   %sext = sext <2 x i1> %result to <2 x i32>
  15   store <2 x i32> %sext, ptr addrspace(1) %out
  16   ret void
  17 }
  18
  19 ; FUNC-LABEL: {{^}}setcc_v4i32:
  20 ; R600-DAG: SETE_INT * T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
  21 ; R600-DAG: SETE_INT * T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
  22 ; R600-DAG: SETE_INT * T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
  23 ; R600-DAG: SETE_INT * T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
  24
  25 ; GCN: s_cmp_eq_u32
  26 ; GCN: s_cmp_eq_u32
  27 ; GCN: s_cmp_eq_u32
  28 ; GCN: s_cmp_eq_u32
  29 define amdgpu_kernel void @setcc_v4i32(ptr addrspace(1) %out, ptr addrspace(1) %in) #0 {
  30   %b_ptr = getelementptr <4 x i32>, ptr addrspace(1) %in, i32 1
  31   %a = load <4 x i32>, ptr addrspace(1) %in
  32   %b = load <4 x i32>, ptr addrspace(1) %b_ptr
  33   %result = icmp eq <4 x i32> %a, %b
  34   %sext = sext <4 x i1> %result to <4 x i32>
  35   store <4 x i32> %sext, ptr addrspace(1) %out
  36   ret void
  37 }
  38
  39 ;;;==========================================================================;;;
  40 ;; Float comparisons
  41 ;;;==========================================================================;;;
  42
  43 ; FUNC-LABEL: {{^}}f32_oeq:
  44 ; R600: SETE_DX10
  45 ; GCN: v_cmp_eq_f32
  46 define amdgpu_kernel void @f32_oeq(ptr addrspace(1) %out, float %a, float %b) #0 {
  47 entry:
  48   %0 = fcmp oeq float %a, %b
  49   %1 = sext i1 %0 to i32
  50   store i32 %1, ptr addrspace(1) %out
  51   ret void
  52 }
  53
  54 ; FUNC-LABEL: {{^}}f32_ogt:
  55 ; R600: SETGT_DX10
  56 ; GCN: v_cmp_gt_f32
  57 define amdgpu_kernel void @f32_ogt(ptr addrspace(1) %out, float %a, float %b) #0 {
  58 entry:
  59   %0 = fcmp ogt float %a, %b
  60   %1 = sext i1 %0 to i32
  61   store i32 %1, ptr addrspace(1) %out
  62   ret void
  63 }
  64
  65 ; FUNC-LABEL: {{^}}f32_oge:
  66 ; R600: SETGE_DX10
  67 ; GCN: v_cmp_ge_f32
  68 define amdgpu_kernel void @f32_oge(ptr addrspace(1) %out, float %a, float %b) #0 {
  69 entry:
  70   %0 = fcmp oge float %a, %b
  71   %1 = sext i1 %0 to i32
  72   store i32 %1, ptr addrspace(1) %out
  73   ret void
  74 }
  75
  76 ; FUNC-LABEL: {{^}}f32_olt:
  77 ; R600: SETGT_DX10
  78 ; GCN: v_cmp_lt_f32
  79 define amdgpu_kernel void @f32_olt(ptr addrspace(1) %out, float %a, float %b) #0 {
  80 entry:
  81   %0 = fcmp olt float %a, %b
  82   %1 = sext i1 %0 to i32
  83   store i32 %1, ptr addrspace(1) %out
  84   ret void
  85 }
  86
  87 ; FUNC-LABEL: {{^}}f32_ole:
  88 ; R600: SETGE_DX10
  89 ; GCN: v_cmp_le_f32
  90 define amdgpu_kernel void @f32_ole(ptr addrspace(1) %out, float %a, float %b) #0 {
  91 entry:
  92   %0 = fcmp ole float %a, %b
  93   %1 = sext i1 %0 to i32
  94   store i32 %1, ptr addrspace(1) %out
  95   ret void
  96 }
  97
  98 ; FUNC-LABEL: {{^}}f32_one:
  99 ; R600-DAG: SETGT_DX10
 100 ; R600-DAG: SETGT_DX10
 101 ; R600-DAG: OR_INT
 102 ; R600-DAG: SETNE_INT
 103
 104 ; GCN: v_cmp_lg_f32_e32 vcc
 105 ; GCN-NEXT: v_cndmask_b32_e64 {{v[0-9]+}}, 0, -1, vcc
 106 define amdgpu_kernel void @f32_one(ptr addrspace(1) %out, float %a, float %b) #0 {
 107 entry:
 108   %0 = fcmp one float %a, %b
 109   %1 = sext i1 %0 to i32
 110   store i32 %1, ptr addrspace(1) %out
 111   ret void
 112 }
 113
 114 ; FUNC-LABEL: {{^}}f32_ord:
 115 ; R600-DAG: SETE_DX10
 116 ; R600-DAG: SETE_DX10
 117 ; R600-DAG: AND_INT
 118 ; R600-DAG: SETNE_INT
 119 ; GCN: v_cmp_o_f32
 120 define amdgpu_kernel void @f32_ord(ptr addrspace(1) %out, float %a, float %b) #0 {
 121 entry:
 122   %0 = fcmp ord float %a, %b
 123   %1 = sext i1 %0 to i32
 124   store i32 %1, ptr addrspace(1) %out
 125   ret void
 126 }
 127
 128 ; FUNC-LABEL: {{^}}f32_ueq:
 129 ; R600-DAG: SETGT_DX10
 130 ; R600-DAG: SETGT_DX10
 131 ; R600-DAG: OR_INT
 132 ; R600-DAG: SETE_INT
 133
 134 ; GCN: v_cmp_nlg_f32_e32 vcc
 135 ; GCN-NEXT: v_cndmask_b32_e64 {{v[0-9]+}}, 0, -1, vcc
 136 define amdgpu_kernel void @f32_ueq(ptr addrspace(1) %out, float %a, float %b) #0 {
 137 entry:
 138   %0 = fcmp ueq float %a, %b
 139   %1 = sext i1 %0 to i32
 140   store i32 %1, ptr addrspace(1) %out
 141   ret void
 142 }
 143
 144 ; FUNC-LABEL: {{^}}f32_ugt:
 145 ; R600: SETGE
 146 ; R600: SETE_DX10
 147 ; GCN: v_cmp_nle_f32_e32 vcc
 148 ; GCN-NEXT: v_cndmask_b32_e64 {{v[0-9]+}}, 0, -1, vcc
 149 define amdgpu_kernel void @f32_ugt(ptr addrspace(1) %out, float %a, float %b) #0 {
 150 entry:
 151   %0 = fcmp ugt float %a, %b
 152   %1 = sext i1 %0 to i32
 153   store i32 %1, ptr addrspace(1) %out
 154   ret void
 155 }
 156
 157 ; FUNC-LABEL: {{^}}f32_uge:
 158 ; R600: SETGT
 159 ; R600: SETE_DX10
 160
 161 ; GCN: v_cmp_nlt_f32_e32 vcc
 162 ; GCN-NEXT: v_cndmask_b32_e64 {{v[0-9]+}}, 0, -1, vcc
 163 define amdgpu_kernel void @f32_uge(ptr addrspace(1) %out, float %a, float %b) #0 {
 164 entry:
 165   %0 = fcmp uge float %a, %b
 166   %1 = sext i1 %0 to i32
 167   store i32 %1, ptr addrspace(1) %out
 168   ret void
 169 }
 170
 171 ; FUNC-LABEL: {{^}}f32_ult:
 172 ; R600: SETGE
 173 ; R600: SETE_DX10
 174
 175 ; GCN: v_cmp_nge_f32_e32 vcc
 176 ; GCN-NEXT: v_cndmask_b32_e64 {{v[0-9]+}}, 0, -1, vcc
 177 define amdgpu_kernel void @f32_ult(ptr addrspace(1) %out, float %a, float %b) #0 {
 178 entry:
 179   %0 = fcmp ult float %a, %b
 180   %1 = sext i1 %0 to i32
 181   store i32 %1, ptr addrspace(1) %out
 182   ret void
 183 }
 184
 185 ; FUNC-LABEL: {{^}}f32_ule:
 186 ; R600: SETGT
 187 ; R600: SETE_DX10
 188
 189 ; GCN: v_cmp_ngt_f32_e32 vcc
 190 ; GCN-NEXT: v_cndmask_b32_e64 {{v[0-9]+}}, 0, -1, vcc
 191 define amdgpu_kernel void @f32_ule(ptr addrspace(1) %out, float %a, float %b) #0 {
 192 entry:
 193   %0 = fcmp ule float %a, %b
 194   %1 = sext i1 %0 to i32
 195   store i32 %1, ptr addrspace(1) %out
 196   ret void
 197 }
 198
 199 ; FUNC-LABEL: {{^}}f32_une:
 200 ; R600: SETNE_DX10
 201 ; GCN: v_cmp_neq_f32
 202 define amdgpu_kernel void @f32_une(ptr addrspace(1) %out, float %a, float %b) #0 {
 203 entry:
 204   %0 = fcmp une float %a, %b
 205   %1 = sext i1 %0 to i32
 206   store i32 %1, ptr addrspace(1) %out
 207   ret void
 208 }
 209
 210 ; FUNC-LABEL: {{^}}f32_uno:
 211 ; R600: SETNE_DX10
 212 ; R600: SETNE_DX10
 213 ; R600: OR_INT
 214 ; R600: SETNE_INT
 215 ; GCN: v_cmp_u_f32
 216 define amdgpu_kernel void @f32_uno(ptr addrspace(1) %out, float %a, float %b) #0 {
 217 entry:
 218   %0 = fcmp uno float %a, %b
 219   %1 = sext i1 %0 to i32
 220   store i32 %1, ptr addrspace(1) %out
 221   ret void
 222 }
 223
 224 ;;;==========================================================================;;;
 225 ;; 32-bit integer comparisons
 226 ;;;==========================================================================;;;
 227
 228 ; FUNC-LABEL: {{^}}i32_eq:
 229 ; R600: SETE_INT
 230 ; GCN: s_cmp_eq_u32
 231 define amdgpu_kernel void @i32_eq(ptr addrspace(1) %out, i32 %a, i32 %b) #0 {
 232 entry:
 233   %0 = icmp eq i32 %a, %b
 234   %1 = sext i1 %0 to i32
 235   store i32 %1, ptr addrspace(1) %out
 236   ret void
 237 }
 238
 239 ; FUNC-LABEL: {{^}}i32_ne:
 240 ; R600: SETNE_INT
 241 ; GCN: s_cmp_lg_u32
 242 define amdgpu_kernel void @i32_ne(ptr addrspace(1) %out, i32 %a, i32 %b) #0 {
 243 entry:
 244   %0 = icmp ne i32 %a, %b
 245   %1 = sext i1 %0 to i32
 246   store i32 %1, ptr addrspace(1) %out
 247   ret void
 248 }
 249
 250 ; FUNC-LABEL: {{^}}i32_ugt:
 251 ; R600: SETGT_UINT
 252 ; GCN: s_cmp_gt_u32
 253 define amdgpu_kernel void @i32_ugt(ptr addrspace(1) %out, i32 %a, i32 %b) #0 {
 254 entry:
 255   %0 = icmp ugt i32 %a, %b
 256   %1 = sext i1 %0 to i32
 257   store i32 %1, ptr addrspace(1) %out
 258   ret void
 259 }
 260
 261 ; FUNC-LABEL: {{^}}i32_uge:
 262 ; R600: SETGE_UINT
 263 ; GCN: s_cmp_ge_u32
 264 define amdgpu_kernel void @i32_uge(ptr addrspace(1) %out, i32 %a, i32 %b) #0 {
 265 entry:
 266   %0 = icmp uge i32 %a, %b
 267   %1 = sext i1 %0 to i32
 268   store i32 %1, ptr addrspace(1) %out
 269   ret void
 270 }
 271
 272 ; FUNC-LABEL: {{^}}i32_ult:
 273 ; R600: SETGT_UINT
 274 ; GCN: s_cmp_lt_u32
 275 define amdgpu_kernel void @i32_ult(ptr addrspace(1) %out, i32 %a, i32 %b) #0 {
 276 entry:
 277   %0 = icmp ult i32 %a, %b
 278   %1 = sext i1 %0 to i32
 279   store i32 %1, ptr addrspace(1) %out
 280   ret void
 281 }
 282
 283 ; FUNC-LABEL: {{^}}i32_ule:
 284 ; R600: SETGE_UINT
 285 ; GCN: s_cmp_le_u32
 286 define amdgpu_kernel void @i32_ule(ptr addrspace(1) %out, i32 %a, i32 %b) #0 {
 287 entry:
 288   %0 = icmp ule i32 %a, %b
 289   %1 = sext i1 %0 to i32
 290   store i32 %1, ptr addrspace(1) %out
 291   ret void
 292 }
 293
 294 ; FUNC-LABEL: {{^}}i32_sgt:
 295 ; R600: SETGT_INT
 296 ; GCN: s_cmp_gt_i32
 297 define amdgpu_kernel void @i32_sgt(ptr addrspace(1) %out, i32 %a, i32 %b) #0 {
 298 entry:
 299   %0 = icmp sgt i32 %a, %b
 300   %1 = sext i1 %0 to i32
 301   store i32 %1, ptr addrspace(1) %out
 302   ret void
 303 }
 304
 305 ; FUNC-LABEL: {{^}}i32_sge:
 306 ; R600: SETGE_INT
 307 ; GCN: s_cmp_ge_i32
 308 define amdgpu_kernel void @i32_sge(ptr addrspace(1) %out, i32 %a, i32 %b) #0 {
 309 entry:
 310   %0 = icmp sge i32 %a, %b
 311   %1 = sext i1 %0 to i32
 312   store i32 %1, ptr addrspace(1) %out
 313   ret void
 314 }
 315
 316 ; FUNC-LABEL: {{^}}i32_slt:
 317 ; R600: SETGT_INT
 318 ; GCN: s_cmp_lt_i32
 319 define amdgpu_kernel void @i32_slt(ptr addrspace(1) %out, i32 %a, i32 %b) #0 {
 320 entry:
 321   %0 = icmp slt i32 %a, %b
 322   %1 = sext i1 %0 to i32
 323   store i32 %1, ptr addrspace(1) %out
 324   ret void
 325 }
 326
 327 ; FUNC-LABEL: {{^}}i32_sle:
 328 ; R600: SETGE_INT
 329 ; GCN: s_cmp_le_i32
 330 define amdgpu_kernel void @i32_sle(ptr addrspace(1) %out, i32 %a, i32 %b) #0 {
 331 entry:
 332   %0 = icmp sle i32 %a, %b
 333   %1 = sext i1 %0 to i32
 334   store i32 %1, ptr addrspace(1) %out
 335   ret void
 336 }
 337
 338 ; FIXME: This does 4 compares
 339 ; FUNC-LABEL: {{^}}v3i32_eq:
 340 ; GCN-DAG: v_cmp_eq_u32
 341 ; GCN-DAG: v_cndmask_b32_e64 {{v[0-9]+}}, 0, -1,
 342 ; GCN-DAG: v_cmp_eq_u32
 343 ; GCN-DAG: v_cndmask_b32_e64 {{v[0-9]+}}, 0, -1,
 344 ; GCN-DAG: v_cmp_eq_u32
 345 ; GCN-DAG: v_cndmask_b32_e64 {{v[0-9]+}}, 0, -1,
 346 ; GCN: s_endpgm
 347 define amdgpu_kernel void @v3i32_eq(ptr addrspace(1) %out, ptr addrspace(1) %ptra, ptr addrspace(1) %ptrb) #0 {
 348   %tid = call i32 @llvm.amdgcn.workitem.id.x() nounwind readnone
 349   %gep.a = getelementptr <3 x i32>, ptr addrspace(1) %ptra, i32 %tid
 350   %gep.b = getelementptr <3 x i32>, ptr addrspace(1) %ptrb, i32 %tid
 351   %gep.out = getelementptr <3 x i32>, ptr addrspace(1) %out, i32 %tid
 352   %a = load <3 x i32>, ptr addrspace(1) %gep.a
 353   %b = load <3 x i32>, ptr addrspace(1) %gep.b
 354   %cmp = icmp eq <3 x i32> %a, %b
 355   %ext = sext <3 x i1> %cmp to <3 x i32>
 356   store <3 x i32> %ext, ptr addrspace(1) %gep.out
 357   ret void
 358 }
 359
 360 ; FUNC-LABEL: {{^}}v3i8_eq:
 361 ; GCN-DAG: v_cmp_eq_u32
 362 ; GCN-DAG: v_cndmask_b32_e64 {{v[0-9]+}}, 0, -1,
 363 ; GCN-DAG: v_cmp_eq_u32
 364 ; GCN-DAG: v_cndmask_b32_e64 {{v[0-9]+}}, 0, -1,
 365 ; GCN-DAG: v_cmp_eq_u32
 366 ; GCN-DAG: v_cndmask_b32_e64 {{v[0-9]+}}, 0, -1,
 367 ; GCN: s_endpgm
 368 define amdgpu_kernel void @v3i8_eq(ptr addrspace(1) %out, ptr addrspace(1) %ptra, ptr addrspace(1) %ptrb) #0 {
 369   %tid = call i32 @llvm.amdgcn.workitem.id.x() nounwind readnone
 370   %gep.a = getelementptr <3 x i8>, ptr addrspace(1) %ptra, i32 %tid
 371   %gep.b = getelementptr <3 x i8>, ptr addrspace(1) %ptrb, i32 %tid
 372   %gep.out = getelementptr <3 x i8>, ptr addrspace(1) %out, i32 %tid
 373   %a = load <3 x i8>, ptr addrspace(1) %gep.a
 374   %b = load <3 x i8>, ptr addrspace(1) %gep.b
 375   %cmp = icmp eq <3 x i8> %a, %b
 376   %ext = sext <3 x i1> %cmp to <3 x i8>
 377   store <3 x i8> %ext, ptr addrspace(1) %gep.out
 378   ret void
 379 }
 380
 381 ; Make sure we don't try to emit i1 setcc ops
 382 ; FUNC-LABEL: setcc-i1
 383 ; GCN: s_bitcmp0_b32 s{{[0-9]+}}, 0
 384 define amdgpu_kernel void @setcc-i1(i32 %in) #0 {
 385   %and = and i32 %in, 1
 386   %cmp = icmp eq i32 %and, 0
 387   br i1 %cmp, label %endif, label %if
 388 if:
 389   unreachable
 390 endif:
 391   ret void
 392 }
 393
 394 ; FUNC-LABEL: setcc-i1-and-xor
 395 ; GCN-DAG: v_cmp_nge_f32_e64 [[A:s\[[0-9]+:[0-9]+\]]], s{{[0-9]+}}, 0{{$}}
 396 ; GCN-DAG: v_cmp_nle_f32_e64 [[B:s\[[0-9]+:[0-9]+\]]], s{{[0-9]+}}, 1.0
 397 ; GCN: s_or_b64 s[2:3], [[A]], [[B]]
 398 define amdgpu_kernel void @setcc-i1-and-xor(ptr addrspace(1) %out, float %cond) #0 {
 399 bb0:
 400   %tmp5 = fcmp oge float %cond, 0.000000e+00
 401   %tmp7 = fcmp ole float %cond, 1.000000e+00
 402   %tmp9 = and i1 %tmp5, %tmp7
 403   %tmp11 = xor i1 %tmp9, 1
 404   br i1 %tmp11, label %bb2, label %bb1
 405
 406 bb1:
 407   store i32 0, ptr addrspace(1) %out
 408   br label %bb2
 409
 410 bb2:
 411   ret void
 412 }
 413
 414 ; FUNC-LABEL: setcc_v2i32_expand
 415 ; GCN: s_cmp_gt_i32
 416 ; GCN: s_cmp_gt_i32
 417 define amdgpu_kernel void @setcc_v2i32_expand(
 418   ptr addrspace(1) %a,
 419   ptr addrspace(1) %b,
 420   ptr addrspace(1) %c,
 421   ptr addrspace(1) %r) {
 422 entry:
 423   %a.val = load <2 x i32>, ptr addrspace(1) %a
 424   %b.val = load <2 x i32>, ptr addrspace(1) %b
 425   %c.val = load <2 x i32>, ptr addrspace(1) %c
 426
 427   %icmp.val.1 = icmp sgt <2 x i32> %a.val, <i32 1, i32 1>
 428   %zext.val.1 = zext <2 x i1> %icmp.val.1 to <2 x i32>
 429   %shl.val.1 = shl nuw <2 x i32> %zext.val.1, <i32 31, i32 31>
 430   %xor.val.1 = xor <2 x i32> %shl.val.1, %b.val
 431   %bitcast.val.1 = bitcast <2 x i32> %xor.val.1 to <2 x float>
 432   %icmp.val.2 = icmp sgt <2 x i32> %c.val, <i32 1199570944, i32 1199570944>
 433   %select.val.1 = select <2 x i1> %icmp.val.2, <2 x float> <float 1.000000e+00, float 1.000000e+00>, <2 x float> %bitcast.val.1
 434
 435   store <2 x float> %select.val.1, ptr addrspace(1) %r
 436   ret void
 437 }
 438
 439 ; FUNC-LABEL: setcc_v4i32_expand
 440 ; GCN: s_cmp_gt_i32
 441 ; GCN: s_cmp_gt_i32
 442 ; GCN: s_cmp_gt_i32
 443 ; GCN: s_cmp_gt_i32
 444 define amdgpu_kernel void @setcc_v4i32_expand(
 445   ptr addrspace(1) %a,
 446   ptr addrspace(1) %b,
 447   ptr addrspace(1) %c,
 448   ptr addrspace(1) %r) {
 449 entry:
 450   %a.val = load <4 x i32>, ptr addrspace(1) %a
 451   %b.val = load <4 x i32>, ptr addrspace(1) %b
 452   %c.val = load <4 x i32>, ptr addrspace(1) %c
 453
 454   %icmp.val.1 = icmp sgt <4 x i32> %a.val, <i32 1, i32 1, i32 1, i32 1>
 455   %zext.val.1 = zext <4 x i1> %icmp.val.1 to <4 x i32>
 456   %shl.val.1 = shl nuw <4 x i32> %zext.val.1, <i32 31, i32 31, i32 31, i32 31>
 457   %xor.val.1 = xor <4 x i32> %shl.val.1, %b.val
 458   %bitcast.val.1 = bitcast <4 x i32> %xor.val.1 to <4 x float>
 459   %icmp.val.2 = icmp sgt <4 x i32> %c.val, <i32 1199570944, i32 1199570944, i32 1199570944, i32 1199570944>
 460   %select.val.1 = select <4 x i1> %icmp.val.2, <4 x float> <float 1.000000e+00, float 1.000000e+00, float 1.000000e+00, float 1.000000e+00>, <4 x float> %bitcast.val.1
 461
 462   store <4 x float> %select.val.1, ptr addrspace(1) %r
 463   ret void
 464 }
 465
 466 attributes #0 = { nounwind }