llvm/test/CodeGen/AMDGPU/spill-sgpr-csr-live-ins.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=amdgcn-amd-amdhsa -verify-machineinstrs -run-pass=si-lower-sgpr-spills -o - %s | FileCheck %s
   3
   4 ---
   5 name: spill_csr_sgpr_argument
   6 tracksRegLiveness: true
   7 liveins:
   8   - { reg: '$sgpr50' }
   9 body:             |
  10   bb.0:
  11     liveins: $sgpr50
  12     ; CHECK-LABEL: name: spill_csr_sgpr_argument
  13     ; CHECK: liveins: $sgpr50, $vgpr0
  14     ; CHECK-NEXT: {{  $}}
  15     ; CHECK-NEXT: $vgpr0 = SI_SPILL_S32_TO_VGPR $sgpr50, 0, $vgpr0
  16     ; CHECK-NEXT: S_NOP 0, implicit $sgpr50
  17     ; CHECK-NEXT: $sgpr50 = S_MOV_B32 0
  18     S_NOP 0, implicit $sgpr50
  19     $sgpr50 = S_MOV_B32 0
  20
  21 ...