llvm/test/CodeGen/AMDGPU/srem64.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -march=amdgcn -mcpu=gfx600 -amdgpu-bypass-slow-div=0 -verify-machineinstrs < %s | FileCheck -check-prefix=GCN %s
   3 ; RUN: llc -march=amdgcn -mcpu=gfx600 -amdgpu-bypass-slow-div=0 -amdgpu-codegenprepare-expand-div64 -verify-machineinstrs < %s | FileCheck -check-prefix=GCN-IR %s
   4
   5 define amdgpu_kernel void @s_test_srem(ptr addrspace(1) %out, i64 %x, i64 %y) {
   6 ; GCN-LABEL: s_test_srem:
   7 ; GCN:       ; %bb.0:
   8 ; GCN-NEXT:    s_load_dwordx2 s[12:13], s[0:1], 0xd
   9 ; GCN-NEXT:    s_load_dwordx4 s[8:11], s[0:1], 0x9
  10 ; GCN-NEXT:    s_mov_b32 s7, 0xf000
  11 ; GCN-NEXT:    s_mov_b32 s6, -1
  12 ; GCN-NEXT:    s_waitcnt lgkmcnt(0)
  13 ; GCN-NEXT:    v_cvt_f32_u32_e32 v0, s12
  14 ; GCN-NEXT:    v_cvt_f32_u32_e32 v1, s13
  15 ; GCN-NEXT:    s_sub_u32 s0, 0, s12
  16 ; GCN-NEXT:    s_subb_u32 s1, 0, s13
  17 ; GCN-NEXT:    s_mov_b32 s4, s8
  18 ; GCN-NEXT:    v_madmk_f32 v0, v1, 0x4f800000, v0
  19 ; GCN-NEXT:    v_rcp_f32_e32 v0, v0
  20 ; GCN-NEXT:    s_mov_b32 s5, s9
  21 ; GCN-NEXT:    v_mul_f32_e32 v0, 0x5f7ffffc, v0
  22 ; GCN-NEXT:    v_mul_f32_e32 v1, 0x2f800000, v0
  23 ; GCN-NEXT:    v_trunc_f32_e32 v1, v1
  24 ; GCN-NEXT:    v_madmk_f32 v0, v1, 0xcf800000, v0
  25 ; GCN-NEXT:    v_cvt_u32_f32_e32 v1, v1
  26 ; GCN-NEXT:    v_cvt_u32_f32_e32 v0, v0
  27 ; GCN-NEXT:    v_mul_lo_u32 v2, s0, v1
  28 ; GCN-NEXT:    v_mul_hi_u32 v3, s0, v0
  29 ; GCN-NEXT:    v_mul_lo_u32 v5, s1, v0
  30 ; GCN-NEXT:    v_mul_lo_u32 v4, s0, v0
  31 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v2, v3
  32 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v2, v5
  33 ; GCN-NEXT:    v_mul_hi_u32 v3, v0, v4
  34 ; GCN-NEXT:    v_mul_lo_u32 v5, v0, v2
  35 ; GCN-NEXT:    v_mul_hi_u32 v7, v0, v2
  36 ; GCN-NEXT:    v_mul_hi_u32 v6, v1, v4
  37 ; GCN-NEXT:    v_mul_lo_u32 v4, v1, v4
  38 ; GCN-NEXT:    v_mul_hi_u32 v8, v1, v2
  39 ; GCN-NEXT:    v_add_i32_e32 v3, vcc, v3, v5
  40 ; GCN-NEXT:    v_addc_u32_e32 v5, vcc, 0, v7, vcc
  41 ; GCN-NEXT:    v_mul_lo_u32 v2, v1, v2
  42 ; GCN-NEXT:    v_add_i32_e32 v3, vcc, v3, v4
  43 ; GCN-NEXT:    v_addc_u32_e32 v3, vcc, v5, v6, vcc
  44 ; GCN-NEXT:    v_addc_u32_e32 v4, vcc, 0, v8, vcc
  45 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v3, v2
  46 ; GCN-NEXT:    v_addc_u32_e32 v3, vcc, 0, v4, vcc
  47 ; GCN-NEXT:    v_add_i32_e32 v0, vcc, v0, v2
  48 ; GCN-NEXT:    v_addc_u32_e32 v1, vcc, v1, v3, vcc
  49 ; GCN-NEXT:    v_mul_lo_u32 v2, s0, v1
  50 ; GCN-NEXT:    v_mul_hi_u32 v3, s0, v0
  51 ; GCN-NEXT:    v_mul_lo_u32 v4, s1, v0
  52 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v2, v3
  53 ; GCN-NEXT:    v_mul_lo_u32 v3, s0, v0
  54 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v2, v4
  55 ; GCN-NEXT:    v_mul_lo_u32 v6, v0, v2
  56 ; GCN-NEXT:    v_mul_hi_u32 v7, v0, v3
  57 ; GCN-NEXT:    v_mul_hi_u32 v8, v0, v2
  58 ; GCN-NEXT:    v_mul_hi_u32 v5, v1, v3
  59 ; GCN-NEXT:    v_mul_lo_u32 v3, v1, v3
  60 ; GCN-NEXT:    v_mul_hi_u32 v4, v1, v2
  61 ; GCN-NEXT:    v_add_i32_e32 v6, vcc, v7, v6
  62 ; GCN-NEXT:    v_addc_u32_e32 v7, vcc, 0, v8, vcc
  63 ; GCN-NEXT:    v_mul_lo_u32 v2, v1, v2
  64 ; GCN-NEXT:    v_add_i32_e32 v3, vcc, v6, v3
  65 ; GCN-NEXT:    v_addc_u32_e32 v3, vcc, v7, v5, vcc
  66 ; GCN-NEXT:    v_addc_u32_e32 v4, vcc, 0, v4, vcc
  67 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v3, v2
  68 ; GCN-NEXT:    v_addc_u32_e32 v3, vcc, 0, v4, vcc
  69 ; GCN-NEXT:    v_add_i32_e32 v0, vcc, v0, v2
  70 ; GCN-NEXT:    v_addc_u32_e32 v1, vcc, v1, v3, vcc
  71 ; GCN-NEXT:    v_mul_lo_u32 v2, s10, v1
  72 ; GCN-NEXT:    v_mul_hi_u32 v3, s10, v0
  73 ; GCN-NEXT:    v_mul_hi_u32 v4, s10, v1
  74 ; GCN-NEXT:    v_mul_hi_u32 v5, s11, v1
  75 ; GCN-NEXT:    v_mul_lo_u32 v1, s11, v1
  76 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v3, v2
  77 ; GCN-NEXT:    v_addc_u32_e32 v3, vcc, 0, v4, vcc
  78 ; GCN-NEXT:    v_mul_lo_u32 v4, s11, v0
  79 ; GCN-NEXT:    v_mul_hi_u32 v0, s11, v0
  80 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v2, v4
  81 ; GCN-NEXT:    v_addc_u32_e32 v0, vcc, v3, v0, vcc
  82 ; GCN-NEXT:    v_addc_u32_e32 v2, vcc, 0, v5, vcc
  83 ; GCN-NEXT:    v_add_i32_e32 v0, vcc, v0, v1
  84 ; GCN-NEXT:    v_addc_u32_e32 v1, vcc, 0, v2, vcc
  85 ; GCN-NEXT:    v_mul_lo_u32 v1, s12, v1
  86 ; GCN-NEXT:    v_mul_hi_u32 v2, s12, v0
  87 ; GCN-NEXT:    v_mul_lo_u32 v3, s13, v0
  88 ; GCN-NEXT:    v_mul_lo_u32 v0, s12, v0
  89 ; GCN-NEXT:    v_add_i32_e32 v1, vcc, v1, v2
  90 ; GCN-NEXT:    v_add_i32_e32 v1, vcc, v3, v1
  91 ; GCN-NEXT:    v_sub_i32_e32 v2, vcc, s11, v1
  92 ; GCN-NEXT:    v_mov_b32_e32 v3, s13
  93 ; GCN-NEXT:    v_sub_i32_e32 v0, vcc, s10, v0
  94 ; GCN-NEXT:    v_subb_u32_e64 v2, s[0:1], v2, v3, vcc
  95 ; GCN-NEXT:    v_subrev_i32_e64 v4, s[0:1], s12, v0
  96 ; GCN-NEXT:    v_subbrev_u32_e64 v5, s[2:3], 0, v2, s[0:1]
  97 ; GCN-NEXT:    v_cmp_le_u32_e64 s[2:3], s13, v5
  98 ; GCN-NEXT:    v_cndmask_b32_e64 v6, 0, -1, s[2:3]
  99 ; GCN-NEXT:    v_cmp_le_u32_e64 s[2:3], s12, v4
 100 ; GCN-NEXT:    v_subb_u32_e64 v2, s[0:1], v2, v3, s[0:1]
 101 ; GCN-NEXT:    v_cndmask_b32_e64 v7, 0, -1, s[2:3]
 102 ; GCN-NEXT:    v_cmp_eq_u32_e64 s[2:3], s13, v5
 103 ; GCN-NEXT:    v_subrev_i32_e64 v3, s[0:1], s12, v4
 104 ; GCN-NEXT:    v_cndmask_b32_e64 v6, v6, v7, s[2:3]
 105 ; GCN-NEXT:    v_subbrev_u32_e64 v2, s[0:1], 0, v2, s[0:1]
 106 ; GCN-NEXT:    v_cmp_ne_u32_e64 s[0:1], 0, v6
 107 ; GCN-NEXT:    v_cndmask_b32_e64 v3, v4, v3, s[0:1]
 108 ; GCN-NEXT:    v_mov_b32_e32 v4, s11
 109 ; GCN-NEXT:    v_subb_u32_e32 v1, vcc, v4, v1, vcc
 110 ; GCN-NEXT:    v_cmp_le_u32_e32 vcc, s13, v1
 111 ; GCN-NEXT:    v_cndmask_b32_e64 v4, 0, -1, vcc
 112 ; GCN-NEXT:    v_cmp_le_u32_e32 vcc, s12, v0
 113 ; GCN-NEXT:    v_cndmask_b32_e64 v2, v5, v2, s[0:1]
 114 ; GCN-NEXT:    v_cndmask_b32_e64 v5, 0, -1, vcc
 115 ; GCN-NEXT:    v_cmp_eq_u32_e32 vcc, s13, v1
 116 ; GCN-NEXT:    v_cndmask_b32_e32 v4, v4, v5, vcc
 117 ; GCN-NEXT:    v_cmp_ne_u32_e32 vcc, 0, v4
 118 ; GCN-NEXT:    v_cndmask_b32_e32 v1, v1, v2, vcc
 119 ; GCN-NEXT:    v_cndmask_b32_e32 v0, v0, v3, vcc
 120 ; GCN-NEXT:    buffer_store_dwordx2 v[0:1], off, s[4:7], 0
 121 ; GCN-NEXT:    s_endpgm
 122 ;
 123 ; GCN-IR-LABEL: s_test_srem:
 124 ; GCN-IR:       ; %bb.0: ; %_udiv-special-cases
 125 ; GCN-IR-NEXT:    s_load_dwordx2 s[4:5], s[0:1], 0xd
 126 ; GCN-IR-NEXT:    s_load_dwordx4 s[0:3], s[0:1], 0x9
 127 ; GCN-IR-NEXT:    s_waitcnt lgkmcnt(0)
 128 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[6:7], s[4:5], 0
 129 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[8:9], s[2:3], 0
 130 ; GCN-IR-NEXT:    s_flbit_i32_b32 s10, s4
 131 ; GCN-IR-NEXT:    s_or_b64 s[8:9], s[6:7], s[8:9]
 132 ; GCN-IR-NEXT:    s_flbit_i32_b32 s6, s2
 133 ; GCN-IR-NEXT:    s_flbit_i32_b32 s11, s5
 134 ; GCN-IR-NEXT:    s_add_i32 s10, s10, 32
 135 ; GCN-IR-NEXT:    s_add_i32 s6, s6, 32
 136 ; GCN-IR-NEXT:    s_flbit_i32_b32 s7, s3
 137 ; GCN-IR-NEXT:    s_min_u32 s10, s10, s11
 138 ; GCN-IR-NEXT:    s_min_u32 s14, s6, s7
 139 ; GCN-IR-NEXT:    s_sub_u32 s12, s10, s14
 140 ; GCN-IR-NEXT:    s_subb_u32 s13, 0, 0
 141 ; GCN-IR-NEXT:    v_cmp_gt_u64_e64 s[16:17], s[12:13], 63
 142 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[18:19], s[12:13], 63
 143 ; GCN-IR-NEXT:    s_or_b64 s[16:17], s[8:9], s[16:17]
 144 ; GCN-IR-NEXT:    s_and_b64 s[8:9], s[16:17], exec
 145 ; GCN-IR-NEXT:    s_cselect_b32 s9, 0, s3
 146 ; GCN-IR-NEXT:    s_cselect_b32 s8, 0, s2
 147 ; GCN-IR-NEXT:    s_or_b64 s[16:17], s[16:17], s[18:19]
 148 ; GCN-IR-NEXT:    s_mov_b64 s[6:7], 0
 149 ; GCN-IR-NEXT:    s_andn2_b64 vcc, exec, s[16:17]
 150 ; GCN-IR-NEXT:    s_mov_b32 s11, 0
 151 ; GCN-IR-NEXT:    s_cbranch_vccz .LBB0_5
 152 ; GCN-IR-NEXT:  ; %bb.1: ; %udiv-bb1
 153 ; GCN-IR-NEXT:    s_add_u32 s16, s12, 1
 154 ; GCN-IR-NEXT:    s_addc_u32 s17, s13, 0
 155 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[8:9], s[16:17], 0
 156 ; GCN-IR-NEXT:    s_sub_i32 s12, 63, s12
 157 ; GCN-IR-NEXT:    s_andn2_b64 vcc, exec, s[8:9]
 158 ; GCN-IR-NEXT:    s_lshl_b64 s[8:9], s[2:3], s12
 159 ; GCN-IR-NEXT:    s_cbranch_vccz .LBB0_4
 160 ; GCN-IR-NEXT:  ; %bb.2: ; %udiv-preheader
 161 ; GCN-IR-NEXT:    s_lshr_b64 s[12:13], s[2:3], s16
 162 ; GCN-IR-NEXT:    s_add_u32 s16, s4, -1
 163 ; GCN-IR-NEXT:    s_addc_u32 s17, s5, -1
 164 ; GCN-IR-NEXT:    s_not_b64 s[6:7], s[10:11]
 165 ; GCN-IR-NEXT:    s_add_u32 s10, s6, s14
 166 ; GCN-IR-NEXT:    s_addc_u32 s11, s7, 0
 167 ; GCN-IR-NEXT:    s_mov_b64 s[14:15], 0
 168 ; GCN-IR-NEXT:    s_mov_b32 s7, 0
 169 ; GCN-IR-NEXT:  .LBB0_3: ; %udiv-do-while
 170 ; GCN-IR-NEXT:    ; =>This Inner Loop Header: Depth=1
 171 ; GCN-IR-NEXT:    s_lshl_b64 s[12:13], s[12:13], 1
 172 ; GCN-IR-NEXT:    s_lshr_b32 s6, s9, 31
 173 ; GCN-IR-NEXT:    s_lshl_b64 s[8:9], s[8:9], 1
 174 ; GCN-IR-NEXT:    s_or_b64 s[12:13], s[12:13], s[6:7]
 175 ; GCN-IR-NEXT:    s_or_b64 s[8:9], s[14:15], s[8:9]
 176 ; GCN-IR-NEXT:    s_sub_u32 s6, s16, s12
 177 ; GCN-IR-NEXT:    s_subb_u32 s6, s17, s13
 178 ; GCN-IR-NEXT:    s_ashr_i32 s14, s6, 31
 179 ; GCN-IR-NEXT:    s_mov_b32 s15, s14
 180 ; GCN-IR-NEXT:    s_and_b32 s6, s14, 1
 181 ; GCN-IR-NEXT:    s_and_b64 s[14:15], s[14:15], s[4:5]
 182 ; GCN-IR-NEXT:    s_sub_u32 s12, s12, s14
 183 ; GCN-IR-NEXT:    s_subb_u32 s13, s13, s15
 184 ; GCN-IR-NEXT:    s_add_u32 s10, s10, 1
 185 ; GCN-IR-NEXT:    s_addc_u32 s11, s11, 0
 186 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[18:19], s[10:11], 0
 187 ; GCN-IR-NEXT:    s_mov_b64 s[14:15], s[6:7]
 188 ; GCN-IR-NEXT:    s_and_b64 vcc, exec, s[18:19]
 189 ; GCN-IR-NEXT:    s_cbranch_vccz .LBB0_3
 190 ; GCN-IR-NEXT:  .LBB0_4: ; %Flow7
 191 ; GCN-IR-NEXT:    s_lshl_b64 s[8:9], s[8:9], 1
 192 ; GCN-IR-NEXT:    s_or_b64 s[8:9], s[6:7], s[8:9]
 193 ; GCN-IR-NEXT:  .LBB0_5: ; %udiv-end
 194 ; GCN-IR-NEXT:    v_mov_b32_e32 v0, s8
 195 ; GCN-IR-NEXT:    v_mul_hi_u32 v0, s4, v0
 196 ; GCN-IR-NEXT:    s_mov_b32 s12, s0
 197 ; GCN-IR-NEXT:    s_mul_i32 s0, s4, s9
 198 ; GCN-IR-NEXT:    v_mov_b32_e32 v2, s3
 199 ; GCN-IR-NEXT:    v_add_i32_e32 v0, vcc, s0, v0
 200 ; GCN-IR-NEXT:    s_mul_i32 s0, s5, s8
 201 ; GCN-IR-NEXT:    v_add_i32_e32 v1, vcc, s0, v0
 202 ; GCN-IR-NEXT:    s_mul_i32 s0, s4, s8
 203 ; GCN-IR-NEXT:    v_mov_b32_e32 v0, s0
 204 ; GCN-IR-NEXT:    v_sub_i32_e32 v0, vcc, s2, v0
 205 ; GCN-IR-NEXT:    s_mov_b32 s15, 0xf000
 206 ; GCN-IR-NEXT:    s_mov_b32 s14, -1
 207 ; GCN-IR-NEXT:    s_mov_b32 s13, s1
 208 ; GCN-IR-NEXT:    v_subb_u32_e32 v1, vcc, v2, v1, vcc
 209 ; GCN-IR-NEXT:    buffer_store_dwordx2 v[0:1], off, s[12:15], 0
 210 ; GCN-IR-NEXT:    s_endpgm
 211   %result = urem i64 %x, %y
 212   store i64 %result, ptr addrspace(1) %out
 213   ret void
 214 }
 215
 216 define i64 @v_test_srem(i64 %x, i64 %y) {
 217 ; GCN-LABEL: v_test_srem:
 218 ; GCN:       ; %bb.0:
 219 ; GCN-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 220 ; GCN-NEXT:    v_ashrrev_i32_e32 v4, 31, v3
 221 ; GCN-NEXT:    v_add_i32_e32 v5, vcc, v2, v4
 222 ; GCN-NEXT:    v_addc_u32_e32 v2, vcc, v3, v4, vcc
 223 ; GCN-NEXT:    v_xor_b32_e32 v2, v2, v4
 224 ; GCN-NEXT:    v_xor_b32_e32 v3, v5, v4
 225 ; GCN-NEXT:    v_cvt_f32_u32_e32 v4, v3
 226 ; GCN-NEXT:    v_cvt_f32_u32_e32 v5, v2
 227 ; GCN-NEXT:    v_sub_i32_e32 v6, vcc, 0, v3
 228 ; GCN-NEXT:    v_subb_u32_e32 v7, vcc, 0, v2, vcc
 229 ; GCN-NEXT:    v_madmk_f32 v4, v5, 0x4f800000, v4
 230 ; GCN-NEXT:    v_rcp_f32_e32 v4, v4
 231 ; GCN-NEXT:    v_mul_f32_e32 v4, 0x5f7ffffc, v4
 232 ; GCN-NEXT:    v_mul_f32_e32 v5, 0x2f800000, v4
 233 ; GCN-NEXT:    v_trunc_f32_e32 v5, v5
 234 ; GCN-NEXT:    v_madmk_f32 v4, v5, 0xcf800000, v4
 235 ; GCN-NEXT:    v_cvt_u32_f32_e32 v4, v4
 236 ; GCN-NEXT:    v_cvt_u32_f32_e32 v5, v5
 237 ; GCN-NEXT:    v_mul_hi_u32 v8, v6, v4
 238 ; GCN-NEXT:    v_mul_lo_u32 v9, v6, v5
 239 ; GCN-NEXT:    v_mul_lo_u32 v10, v7, v4
 240 ; GCN-NEXT:    v_add_i32_e32 v8, vcc, v8, v9
 241 ; GCN-NEXT:    v_mul_lo_u32 v9, v6, v4
 242 ; GCN-NEXT:    v_add_i32_e32 v8, vcc, v8, v10
 243 ; GCN-NEXT:    v_mul_lo_u32 v10, v4, v8
 244 ; GCN-NEXT:    v_mul_hi_u32 v11, v4, v9
 245 ; GCN-NEXT:    v_mul_hi_u32 v12, v4, v8
 246 ; GCN-NEXT:    v_mul_hi_u32 v13, v5, v8
 247 ; GCN-NEXT:    v_mul_lo_u32 v8, v5, v8
 248 ; GCN-NEXT:    v_add_i32_e32 v10, vcc, v11, v10
 249 ; GCN-NEXT:    v_addc_u32_e32 v11, vcc, 0, v12, vcc
 250 ; GCN-NEXT:    v_mul_lo_u32 v12, v5, v9
 251 ; GCN-NEXT:    v_mul_hi_u32 v9, v5, v9
 252 ; GCN-NEXT:    v_add_i32_e32 v10, vcc, v10, v12
 253 ; GCN-NEXT:    v_addc_u32_e32 v9, vcc, v11, v9, vcc
 254 ; GCN-NEXT:    v_addc_u32_e32 v10, vcc, 0, v13, vcc
 255 ; GCN-NEXT:    v_add_i32_e32 v8, vcc, v9, v8
 256 ; GCN-NEXT:    v_addc_u32_e32 v9, vcc, 0, v10, vcc
 257 ; GCN-NEXT:    v_add_i32_e32 v4, vcc, v4, v8
 258 ; GCN-NEXT:    v_addc_u32_e32 v5, vcc, v5, v9, vcc
 259 ; GCN-NEXT:    v_mul_lo_u32 v8, v6, v5
 260 ; GCN-NEXT:    v_mul_hi_u32 v9, v6, v4
 261 ; GCN-NEXT:    v_mul_lo_u32 v7, v7, v4
 262 ; GCN-NEXT:    v_mul_lo_u32 v6, v6, v4
 263 ; GCN-NEXT:    v_add_i32_e32 v8, vcc, v9, v8
 264 ; GCN-NEXT:    v_add_i32_e32 v7, vcc, v8, v7
 265 ; GCN-NEXT:    v_mul_lo_u32 v10, v4, v7
 266 ; GCN-NEXT:    v_mul_hi_u32 v11, v4, v6
 267 ; GCN-NEXT:    v_mul_hi_u32 v12, v4, v7
 268 ; GCN-NEXT:    v_mul_hi_u32 v9, v5, v6
 269 ; GCN-NEXT:    v_mul_lo_u32 v6, v5, v6
 270 ; GCN-NEXT:    v_mul_hi_u32 v8, v5, v7
 271 ; GCN-NEXT:    v_add_i32_e32 v10, vcc, v11, v10
 272 ; GCN-NEXT:    v_addc_u32_e32 v11, vcc, 0, v12, vcc
 273 ; GCN-NEXT:    v_mul_lo_u32 v7, v5, v7
 274 ; GCN-NEXT:    v_add_i32_e32 v6, vcc, v10, v6
 275 ; GCN-NEXT:    v_addc_u32_e32 v6, vcc, v11, v9, vcc
 276 ; GCN-NEXT:    v_addc_u32_e32 v8, vcc, 0, v8, vcc
 277 ; GCN-NEXT:    v_add_i32_e32 v6, vcc, v6, v7
 278 ; GCN-NEXT:    v_addc_u32_e32 v7, vcc, 0, v8, vcc
 279 ; GCN-NEXT:    v_add_i32_e32 v4, vcc, v4, v6
 280 ; GCN-NEXT:    v_addc_u32_e32 v5, vcc, v5, v7, vcc
 281 ; GCN-NEXT:    v_ashrrev_i32_e32 v6, 31, v1
 282 ; GCN-NEXT:    v_add_i32_e32 v0, vcc, v0, v6
 283 ; GCN-NEXT:    v_xor_b32_e32 v0, v0, v6
 284 ; GCN-NEXT:    v_mul_lo_u32 v7, v0, v5
 285 ; GCN-NEXT:    v_mul_hi_u32 v8, v0, v4
 286 ; GCN-NEXT:    v_mul_hi_u32 v9, v0, v5
 287 ; GCN-NEXT:    v_addc_u32_e32 v1, vcc, v1, v6, vcc
 288 ; GCN-NEXT:    v_xor_b32_e32 v1, v1, v6
 289 ; GCN-NEXT:    v_add_i32_e32 v7, vcc, v8, v7
 290 ; GCN-NEXT:    v_addc_u32_e32 v8, vcc, 0, v9, vcc
 291 ; GCN-NEXT:    v_mul_lo_u32 v9, v1, v4
 292 ; GCN-NEXT:    v_mul_hi_u32 v4, v1, v4
 293 ; GCN-NEXT:    v_mul_hi_u32 v10, v1, v5
 294 ; GCN-NEXT:    v_mul_lo_u32 v5, v1, v5
 295 ; GCN-NEXT:    v_add_i32_e32 v7, vcc, v7, v9
 296 ; GCN-NEXT:    v_addc_u32_e32 v4, vcc, v8, v4, vcc
 297 ; GCN-NEXT:    v_addc_u32_e32 v7, vcc, 0, v10, vcc
 298 ; GCN-NEXT:    v_add_i32_e32 v4, vcc, v4, v5
 299 ; GCN-NEXT:    v_addc_u32_e32 v5, vcc, 0, v7, vcc
 300 ; GCN-NEXT:    v_mul_lo_u32 v5, v3, v5
 301 ; GCN-NEXT:    v_mul_hi_u32 v7, v3, v4
 302 ; GCN-NEXT:    v_mul_lo_u32 v8, v2, v4
 303 ; GCN-NEXT:    v_mul_lo_u32 v4, v3, v4
 304 ; GCN-NEXT:    v_add_i32_e32 v5, vcc, v7, v5
 305 ; GCN-NEXT:    v_add_i32_e32 v5, vcc, v5, v8
 306 ; GCN-NEXT:    v_sub_i32_e32 v7, vcc, v1, v5
 307 ; GCN-NEXT:    v_sub_i32_e32 v0, vcc, v0, v4
 308 ; GCN-NEXT:    v_subb_u32_e64 v4, s[4:5], v7, v2, vcc
 309 ; GCN-NEXT:    v_sub_i32_e64 v7, s[4:5], v0, v3
 310 ; GCN-NEXT:    v_subbrev_u32_e64 v8, s[6:7], 0, v4, s[4:5]
 311 ; GCN-NEXT:    v_cmp_ge_u32_e64 s[6:7], v8, v2
 312 ; GCN-NEXT:    v_cndmask_b32_e64 v9, 0, -1, s[6:7]
 313 ; GCN-NEXT:    v_cmp_ge_u32_e64 s[6:7], v7, v3
 314 ; GCN-NEXT:    v_subb_u32_e32 v1, vcc, v1, v5, vcc
 315 ; GCN-NEXT:    v_cndmask_b32_e64 v10, 0, -1, s[6:7]
 316 ; GCN-NEXT:    v_cmp_eq_u32_e64 s[6:7], v8, v2
 317 ; GCN-NEXT:    v_subb_u32_e64 v4, s[4:5], v4, v2, s[4:5]
 318 ; GCN-NEXT:    v_cmp_ge_u32_e32 vcc, v1, v2
 319 ; GCN-NEXT:    v_cndmask_b32_e64 v9, v9, v10, s[6:7]
 320 ; GCN-NEXT:    v_sub_i32_e64 v10, s[4:5], v7, v3
 321 ; GCN-NEXT:    v_cndmask_b32_e64 v5, 0, -1, vcc
 322 ; GCN-NEXT:    v_cmp_ge_u32_e32 vcc, v0, v3
 323 ; GCN-NEXT:    v_subbrev_u32_e64 v4, s[4:5], 0, v4, s[4:5]
 324 ; GCN-NEXT:    v_cndmask_b32_e64 v3, 0, -1, vcc
 325 ; GCN-NEXT:    v_cmp_eq_u32_e32 vcc, v1, v2
 326 ; GCN-NEXT:    v_cmp_ne_u32_e64 s[4:5], 0, v9
 327 ; GCN-NEXT:    v_cndmask_b32_e32 v2, v5, v3, vcc
 328 ; GCN-NEXT:    v_cmp_ne_u32_e32 vcc, 0, v2
 329 ; GCN-NEXT:    v_cndmask_b32_e64 v2, v7, v10, s[4:5]
 330 ; GCN-NEXT:    v_cndmask_b32_e64 v4, v8, v4, s[4:5]
 331 ; GCN-NEXT:    v_cndmask_b32_e32 v0, v0, v2, vcc
 332 ; GCN-NEXT:    v_cndmask_b32_e32 v1, v1, v4, vcc
 333 ; GCN-NEXT:    v_xor_b32_e32 v0, v0, v6
 334 ; GCN-NEXT:    v_xor_b32_e32 v1, v1, v6
 335 ; GCN-NEXT:    v_sub_i32_e32 v0, vcc, v0, v6
 336 ; GCN-NEXT:    v_subb_u32_e32 v1, vcc, v1, v6, vcc
 337 ; GCN-NEXT:    s_setpc_b64 s[30:31]
 338 ;
 339 ; GCN-IR-LABEL: v_test_srem:
 340 ; GCN-IR:       ; %bb.0: ; %_udiv-special-cases
 341 ; GCN-IR-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 342 ; GCN-IR-NEXT:    v_ashrrev_i32_e32 v4, 31, v1
 343 ; GCN-IR-NEXT:    v_xor_b32_e32 v0, v0, v4
 344 ; GCN-IR-NEXT:    v_ashrrev_i32_e32 v6, 31, v3
 345 ; GCN-IR-NEXT:    v_xor_b32_e32 v1, v1, v4
 346 ; GCN-IR-NEXT:    v_sub_i32_e32 v0, vcc, v0, v4
 347 ; GCN-IR-NEXT:    v_xor_b32_e32 v2, v2, v6
 348 ; GCN-IR-NEXT:    v_subb_u32_e32 v1, vcc, v1, v4, vcc
 349 ; GCN-IR-NEXT:    v_xor_b32_e32 v3, v3, v6
 350 ; GCN-IR-NEXT:    v_sub_i32_e32 v2, vcc, v2, v6
 351 ; GCN-IR-NEXT:    v_subb_u32_e32 v3, vcc, v3, v6, vcc
 352 ; GCN-IR-NEXT:    v_ffbh_u32_e32 v6, v2
 353 ; GCN-IR-NEXT:    v_add_i32_e64 v6, s[6:7], 32, v6
 354 ; GCN-IR-NEXT:    v_ffbh_u32_e32 v7, v3
 355 ; GCN-IR-NEXT:    v_min_u32_e32 v10, v6, v7
 356 ; GCN-IR-NEXT:    v_ffbh_u32_e32 v6, v0
 357 ; GCN-IR-NEXT:    v_add_i32_e64 v6, s[6:7], 32, v6
 358 ; GCN-IR-NEXT:    v_ffbh_u32_e32 v7, v1
 359 ; GCN-IR-NEXT:    v_min_u32_e32 v11, v6, v7
 360 ; GCN-IR-NEXT:    v_sub_i32_e64 v6, s[6:7], v10, v11
 361 ; GCN-IR-NEXT:    v_cmp_eq_u64_e32 vcc, 0, v[2:3]
 362 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[4:5], 0, v[0:1]
 363 ; GCN-IR-NEXT:    v_subb_u32_e64 v7, s[6:7], 0, 0, s[6:7]
 364 ; GCN-IR-NEXT:    v_cmp_lt_u64_e64 s[6:7], 63, v[6:7]
 365 ; GCN-IR-NEXT:    s_or_b64 s[4:5], vcc, s[4:5]
 366 ; GCN-IR-NEXT:    s_or_b64 s[4:5], s[4:5], s[6:7]
 367 ; GCN-IR-NEXT:    v_cmp_ne_u64_e32 vcc, 63, v[6:7]
 368 ; GCN-IR-NEXT:    s_xor_b64 s[6:7], s[4:5], -1
 369 ; GCN-IR-NEXT:    v_mov_b32_e32 v5, v4
 370 ; GCN-IR-NEXT:    v_cndmask_b32_e64 v9, v1, 0, s[4:5]
 371 ; GCN-IR-NEXT:    v_cndmask_b32_e64 v8, v0, 0, s[4:5]
 372 ; GCN-IR-NEXT:    s_and_b64 s[4:5], s[6:7], vcc
 373 ; GCN-IR-NEXT:    s_and_saveexec_b64 s[6:7], s[4:5]
 374 ; GCN-IR-NEXT:    s_cbranch_execz .LBB1_6
 375 ; GCN-IR-NEXT:  ; %bb.1: ; %udiv-bb1
 376 ; GCN-IR-NEXT:    v_add_i32_e32 v12, vcc, 1, v6
 377 ; GCN-IR-NEXT:    v_addc_u32_e32 v13, vcc, 0, v7, vcc
 378 ; GCN-IR-NEXT:    v_sub_i32_e64 v6, s[4:5], 63, v6
 379 ; GCN-IR-NEXT:    v_cmp_ne_u64_e32 vcc, 0, v[12:13]
 380 ; GCN-IR-NEXT:    v_lshl_b64 v[6:7], v[0:1], v6
 381 ; GCN-IR-NEXT:    v_mov_b32_e32 v8, 0
 382 ; GCN-IR-NEXT:    v_mov_b32_e32 v9, 0
 383 ; GCN-IR-NEXT:    s_and_saveexec_b64 s[4:5], vcc
 384 ; GCN-IR-NEXT:    s_xor_b64 s[8:9], exec, s[4:5]
 385 ; GCN-IR-NEXT:    s_cbranch_execz .LBB1_5
 386 ; GCN-IR-NEXT:  ; %bb.2: ; %udiv-preheader
 387 ; GCN-IR-NEXT:    v_add_i32_e32 v16, vcc, -1, v2
 388 ; GCN-IR-NEXT:    v_addc_u32_e32 v17, vcc, -1, v3, vcc
 389 ; GCN-IR-NEXT:    v_not_b32_e32 v9, v10
 390 ; GCN-IR-NEXT:    v_lshr_b64 v[12:13], v[0:1], v12
 391 ; GCN-IR-NEXT:    v_not_b32_e32 v8, 0
 392 ; GCN-IR-NEXT:    v_add_i32_e32 v10, vcc, v9, v11
 393 ; GCN-IR-NEXT:    v_mov_b32_e32 v14, 0
 394 ; GCN-IR-NEXT:    v_addc_u32_e32 v11, vcc, 0, v8, vcc
 395 ; GCN-IR-NEXT:    s_mov_b64 s[10:11], 0
 396 ; GCN-IR-NEXT:    v_mov_b32_e32 v15, 0
 397 ; GCN-IR-NEXT:    v_mov_b32_e32 v9, 0
 398 ; GCN-IR-NEXT:  .LBB1_3: ; %udiv-do-while
 399 ; GCN-IR-NEXT:    ; =>This Inner Loop Header: Depth=1
 400 ; GCN-IR-NEXT:    v_lshl_b64 v[12:13], v[12:13], 1
 401 ; GCN-IR-NEXT:    v_lshrrev_b32_e32 v8, 31, v7
 402 ; GCN-IR-NEXT:    v_or_b32_e32 v12, v12, v8
 403 ; GCN-IR-NEXT:    v_lshl_b64 v[6:7], v[6:7], 1
 404 ; GCN-IR-NEXT:    v_sub_i32_e32 v8, vcc, v16, v12
 405 ; GCN-IR-NEXT:    v_subb_u32_e32 v8, vcc, v17, v13, vcc
 406 ; GCN-IR-NEXT:    v_or_b32_e32 v6, v14, v6
 407 ; GCN-IR-NEXT:    v_ashrrev_i32_e32 v14, 31, v8
 408 ; GCN-IR-NEXT:    v_add_i32_e32 v10, vcc, 1, v10
 409 ; GCN-IR-NEXT:    v_or_b32_e32 v7, v15, v7
 410 ; GCN-IR-NEXT:    v_and_b32_e32 v8, 1, v14
 411 ; GCN-IR-NEXT:    v_and_b32_e32 v15, v14, v3
 412 ; GCN-IR-NEXT:    v_and_b32_e32 v14, v14, v2
 413 ; GCN-IR-NEXT:    v_addc_u32_e32 v11, vcc, 0, v11, vcc
 414 ; GCN-IR-NEXT:    v_cmp_eq_u64_e32 vcc, 0, v[10:11]
 415 ; GCN-IR-NEXT:    v_sub_i32_e64 v12, s[4:5], v12, v14
 416 ; GCN-IR-NEXT:    v_subb_u32_e64 v13, s[4:5], v13, v15, s[4:5]
 417 ; GCN-IR-NEXT:    v_mov_b32_e32 v15, v9
 418 ; GCN-IR-NEXT:    s_or_b64 s[10:11], vcc, s[10:11]
 419 ; GCN-IR-NEXT:    v_mov_b32_e32 v14, v8
 420 ; GCN-IR-NEXT:    s_andn2_b64 exec, exec, s[10:11]
 421 ; GCN-IR-NEXT:    s_cbranch_execnz .LBB1_3
 422 ; GCN-IR-NEXT:  ; %bb.4: ; %Flow
 423 ; GCN-IR-NEXT:    s_or_b64 exec, exec, s[10:11]
 424 ; GCN-IR-NEXT:  .LBB1_5: ; %Flow4
 425 ; GCN-IR-NEXT:    s_or_b64 exec, exec, s[8:9]
 426 ; GCN-IR-NEXT:    v_lshl_b64 v[6:7], v[6:7], 1
 427 ; GCN-IR-NEXT:    v_or_b32_e32 v9, v9, v7
 428 ; GCN-IR-NEXT:    v_or_b32_e32 v8, v8, v6
 429 ; GCN-IR-NEXT:  .LBB1_6: ; %Flow5
 430 ; GCN-IR-NEXT:    s_or_b64 exec, exec, s[6:7]
 431 ; GCN-IR-NEXT:    v_mul_lo_u32 v6, v2, v9
 432 ; GCN-IR-NEXT:    v_mul_hi_u32 v7, v2, v8
 433 ; GCN-IR-NEXT:    v_mul_lo_u32 v3, v3, v8
 434 ; GCN-IR-NEXT:    v_mul_lo_u32 v2, v2, v8
 435 ; GCN-IR-NEXT:    v_add_i32_e32 v6, vcc, v7, v6
 436 ; GCN-IR-NEXT:    v_add_i32_e32 v3, vcc, v6, v3
 437 ; GCN-IR-NEXT:    v_sub_i32_e32 v0, vcc, v0, v2
 438 ; GCN-IR-NEXT:    v_subb_u32_e32 v1, vcc, v1, v3, vcc
 439 ; GCN-IR-NEXT:    v_xor_b32_e32 v0, v0, v4
 440 ; GCN-IR-NEXT:    v_xor_b32_e32 v1, v1, v5
 441 ; GCN-IR-NEXT:    v_sub_i32_e32 v0, vcc, v0, v4
 442 ; GCN-IR-NEXT:    v_subb_u32_e32 v1, vcc, v1, v5, vcc
 443 ; GCN-IR-NEXT:    s_setpc_b64 s[30:31]
 444   %result = srem i64 %x, %y
 445   ret i64 %result
 446 }
 447
 448 define amdgpu_kernel void @s_test_srem23_64(ptr addrspace(1) %out, i64 %x, i64 %y) {
 449 ; GCN-LABEL: s_test_srem23_64:
 450 ; GCN:       ; %bb.0:
 451 ; GCN-NEXT:    s_load_dwordx4 s[4:7], s[0:1], 0x9
 452 ; GCN-NEXT:    s_load_dword s1, s[0:1], 0xe
 453 ; GCN-NEXT:    s_mov_b32 s3, 0xf000
 454 ; GCN-NEXT:    s_mov_b32 s2, -1
 455 ; GCN-NEXT:    s_waitcnt lgkmcnt(0)
 456 ; GCN-NEXT:    s_mov_b32 s0, s4
 457 ; GCN-NEXT:    s_ashr_i64 s[8:9], s[0:1], 41
 458 ; GCN-NEXT:    v_cvt_f32_i32_e32 v0, s8
 459 ; GCN-NEXT:    s_mov_b32 s1, s5
 460 ; GCN-NEXT:    s_ashr_i64 s[4:5], s[6:7], 41
 461 ; GCN-NEXT:    v_cvt_f32_i32_e32 v1, s4
 462 ; GCN-NEXT:    v_rcp_iflag_f32_e32 v2, v0
 463 ; GCN-NEXT:    s_xor_b32 s5, s4, s8
 464 ; GCN-NEXT:    s_ashr_i32 s5, s5, 30
 465 ; GCN-NEXT:    s_or_b32 s5, s5, 1
 466 ; GCN-NEXT:    v_mul_f32_e32 v2, v1, v2
 467 ; GCN-NEXT:    v_trunc_f32_e32 v2, v2
 468 ; GCN-NEXT:    v_mad_f32 v1, -v2, v0, v1
 469 ; GCN-NEXT:    v_cvt_i32_f32_e32 v2, v2
 470 ; GCN-NEXT:    v_cmp_ge_f32_e64 s[6:7], |v1|, |v0|
 471 ; GCN-NEXT:    s_and_b64 s[6:7], s[6:7], exec
 472 ; GCN-NEXT:    s_cselect_b32 s5, s5, 0
 473 ; GCN-NEXT:    v_readfirstlane_b32 s6, v2
 474 ; GCN-NEXT:    s_add_i32 s5, s6, s5
 475 ; GCN-NEXT:    s_mul_i32 s5, s5, s8
 476 ; GCN-NEXT:    s_sub_i32 s4, s4, s5
 477 ; GCN-NEXT:    s_bfe_i32 s4, s4, 0x170000
 478 ; GCN-NEXT:    s_ashr_i32 s5, s4, 31
 479 ; GCN-NEXT:    v_mov_b32_e32 v0, s4
 480 ; GCN-NEXT:    v_mov_b32_e32 v1, s5
 481 ; GCN-NEXT:    buffer_store_dwordx2 v[0:1], off, s[0:3], 0
 482 ; GCN-NEXT:    s_endpgm
 483 ;
 484 ; GCN-IR-LABEL: s_test_srem23_64:
 485 ; GCN-IR:       ; %bb.0:
 486 ; GCN-IR-NEXT:    s_load_dwordx4 s[4:7], s[0:1], 0x9
 487 ; GCN-IR-NEXT:    s_load_dword s1, s[0:1], 0xe
 488 ; GCN-IR-NEXT:    s_mov_b32 s3, 0xf000
 489 ; GCN-IR-NEXT:    s_mov_b32 s2, -1
 490 ; GCN-IR-NEXT:    s_waitcnt lgkmcnt(0)
 491 ; GCN-IR-NEXT:    s_mov_b32 s0, s4
 492 ; GCN-IR-NEXT:    s_ashr_i64 s[8:9], s[0:1], 41
 493 ; GCN-IR-NEXT:    v_cvt_f32_i32_e32 v0, s8
 494 ; GCN-IR-NEXT:    s_mov_b32 s1, s5
 495 ; GCN-IR-NEXT:    s_ashr_i64 s[4:5], s[6:7], 41
 496 ; GCN-IR-NEXT:    v_cvt_f32_i32_e32 v1, s4
 497 ; GCN-IR-NEXT:    v_rcp_iflag_f32_e32 v2, v0
 498 ; GCN-IR-NEXT:    s_xor_b32 s5, s4, s8
 499 ; GCN-IR-NEXT:    s_ashr_i32 s5, s5, 30
 500 ; GCN-IR-NEXT:    s_or_b32 s5, s5, 1
 501 ; GCN-IR-NEXT:    v_mul_f32_e32 v2, v1, v2
 502 ; GCN-IR-NEXT:    v_trunc_f32_e32 v2, v2
 503 ; GCN-IR-NEXT:    v_mad_f32 v1, -v2, v0, v1
 504 ; GCN-IR-NEXT:    v_cvt_i32_f32_e32 v2, v2
 505 ; GCN-IR-NEXT:    v_cmp_ge_f32_e64 s[6:7], |v1|, |v0|
 506 ; GCN-IR-NEXT:    s_and_b64 s[6:7], s[6:7], exec
 507 ; GCN-IR-NEXT:    s_cselect_b32 s5, s5, 0
 508 ; GCN-IR-NEXT:    v_readfirstlane_b32 s6, v2
 509 ; GCN-IR-NEXT:    s_add_i32 s5, s6, s5
 510 ; GCN-IR-NEXT:    s_mul_i32 s5, s5, s8
 511 ; GCN-IR-NEXT:    s_sub_i32 s4, s4, s5
 512 ; GCN-IR-NEXT:    s_bfe_i32 s4, s4, 0x170000
 513 ; GCN-IR-NEXT:    s_ashr_i32 s5, s4, 31
 514 ; GCN-IR-NEXT:    v_mov_b32_e32 v0, s4
 515 ; GCN-IR-NEXT:    v_mov_b32_e32 v1, s5
 516 ; GCN-IR-NEXT:    buffer_store_dwordx2 v[0:1], off, s[0:3], 0
 517 ; GCN-IR-NEXT:    s_endpgm
 518   %1 = ashr i64 %x, 41
 519   %2 = ashr i64 %y, 41
 520   %result = srem i64 %1, %2
 521   store i64 %result, ptr addrspace(1) %out
 522   ret void
 523 }
 524
 525 define amdgpu_kernel void @s_test_srem24_64(ptr addrspace(1) %out, i64 %x, i64 %y) {
 526 ; GCN-LABEL: s_test_srem24_64:
 527 ; GCN:       ; %bb.0:
 528 ; GCN-NEXT:    s_load_dwordx4 s[4:7], s[0:1], 0x9
 529 ; GCN-NEXT:    s_load_dword s1, s[0:1], 0xe
 530 ; GCN-NEXT:    s_mov_b32 s3, 0xf000
 531 ; GCN-NEXT:    s_mov_b32 s2, -1
 532 ; GCN-NEXT:    s_waitcnt lgkmcnt(0)
 533 ; GCN-NEXT:    s_mov_b32 s0, s4
 534 ; GCN-NEXT:    s_ashr_i64 s[8:9], s[0:1], 40
 535 ; GCN-NEXT:    v_cvt_f32_i32_e32 v0, s8
 536 ; GCN-NEXT:    s_mov_b32 s1, s5
 537 ; GCN-NEXT:    s_ashr_i64 s[4:5], s[6:7], 40
 538 ; GCN-NEXT:    v_cvt_f32_i32_e32 v1, s4
 539 ; GCN-NEXT:    v_rcp_iflag_f32_e32 v2, v0
 540 ; GCN-NEXT:    s_xor_b32 s5, s4, s8
 541 ; GCN-NEXT:    s_ashr_i32 s5, s5, 30
 542 ; GCN-NEXT:    s_or_b32 s5, s5, 1
 543 ; GCN-NEXT:    v_mul_f32_e32 v2, v1, v2
 544 ; GCN-NEXT:    v_trunc_f32_e32 v2, v2
 545 ; GCN-NEXT:    v_mad_f32 v1, -v2, v0, v1
 546 ; GCN-NEXT:    v_cvt_i32_f32_e32 v2, v2
 547 ; GCN-NEXT:    v_cmp_ge_f32_e64 s[6:7], |v1|, |v0|
 548 ; GCN-NEXT:    s_and_b64 s[6:7], s[6:7], exec
 549 ; GCN-NEXT:    s_cselect_b32 s5, s5, 0
 550 ; GCN-NEXT:    v_readfirstlane_b32 s6, v2
 551 ; GCN-NEXT:    s_add_i32 s5, s6, s5
 552 ; GCN-NEXT:    s_mul_i32 s5, s5, s8
 553 ; GCN-NEXT:    s_sub_i32 s4, s4, s5
 554 ; GCN-NEXT:    s_bfe_i32 s4, s4, 0x180000
 555 ; GCN-NEXT:    s_ashr_i32 s5, s4, 31
 556 ; GCN-NEXT:    v_mov_b32_e32 v0, s4
 557 ; GCN-NEXT:    v_mov_b32_e32 v1, s5
 558 ; GCN-NEXT:    buffer_store_dwordx2 v[0:1], off, s[0:3], 0
 559 ; GCN-NEXT:    s_endpgm
 560 ;
 561 ; GCN-IR-LABEL: s_test_srem24_64:
 562 ; GCN-IR:       ; %bb.0:
 563 ; GCN-IR-NEXT:    s_load_dwordx4 s[4:7], s[0:1], 0x9
 564 ; GCN-IR-NEXT:    s_load_dword s1, s[0:1], 0xe
 565 ; GCN-IR-NEXT:    s_mov_b32 s3, 0xf000
 566 ; GCN-IR-NEXT:    s_mov_b32 s2, -1
 567 ; GCN-IR-NEXT:    s_waitcnt lgkmcnt(0)
 568 ; GCN-IR-NEXT:    s_mov_b32 s0, s4
 569 ; GCN-IR-NEXT:    s_ashr_i64 s[8:9], s[0:1], 40
 570 ; GCN-IR-NEXT:    v_cvt_f32_i32_e32 v0, s8
 571 ; GCN-IR-NEXT:    s_mov_b32 s1, s5
 572 ; GCN-IR-NEXT:    s_ashr_i64 s[4:5], s[6:7], 40
 573 ; GCN-IR-NEXT:    v_cvt_f32_i32_e32 v1, s4
 574 ; GCN-IR-NEXT:    v_rcp_iflag_f32_e32 v2, v0
 575 ; GCN-IR-NEXT:    s_xor_b32 s5, s4, s8
 576 ; GCN-IR-NEXT:    s_ashr_i32 s5, s5, 30
 577 ; GCN-IR-NEXT:    s_or_b32 s5, s5, 1
 578 ; GCN-IR-NEXT:    v_mul_f32_e32 v2, v1, v2
 579 ; GCN-IR-NEXT:    v_trunc_f32_e32 v2, v2
 580 ; GCN-IR-NEXT:    v_mad_f32 v1, -v2, v0, v1
 581 ; GCN-IR-NEXT:    v_cvt_i32_f32_e32 v2, v2
 582 ; GCN-IR-NEXT:    v_cmp_ge_f32_e64 s[6:7], |v1|, |v0|
 583 ; GCN-IR-NEXT:    s_and_b64 s[6:7], s[6:7], exec
 584 ; GCN-IR-NEXT:    s_cselect_b32 s5, s5, 0
 585 ; GCN-IR-NEXT:    v_readfirstlane_b32 s6, v2
 586 ; GCN-IR-NEXT:    s_add_i32 s5, s6, s5
 587 ; GCN-IR-NEXT:    s_mul_i32 s5, s5, s8
 588 ; GCN-IR-NEXT:    s_sub_i32 s4, s4, s5
 589 ; GCN-IR-NEXT:    s_bfe_i32 s4, s4, 0x180000
 590 ; GCN-IR-NEXT:    s_ashr_i32 s5, s4, 31
 591 ; GCN-IR-NEXT:    v_mov_b32_e32 v0, s4
 592 ; GCN-IR-NEXT:    v_mov_b32_e32 v1, s5
 593 ; GCN-IR-NEXT:    buffer_store_dwordx2 v[0:1], off, s[0:3], 0
 594 ; GCN-IR-NEXT:    s_endpgm
 595   %1 = ashr i64 %x, 40
 596   %2 = ashr i64 %y, 40
 597   %result = srem i64 %1, %2
 598   store i64 %result, ptr addrspace(1) %out
 599   ret void
 600 }
 601
 602 define i64 @v_test_srem24_64(i64 %x, i64 %y) {
 603 ; GCN-LABEL: v_test_srem24_64:
 604 ; GCN:       ; %bb.0:
 605 ; GCN-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 606 ; GCN-NEXT:    v_ashr_i64 v[2:3], v[2:3], 40
 607 ; GCN-NEXT:    v_ashr_i64 v[0:1], v[0:1], 40
 608 ; GCN-NEXT:    v_cvt_f32_i32_e32 v3, v2
 609 ; GCN-NEXT:    v_cvt_f32_i32_e32 v1, v0
 610 ; GCN-NEXT:    v_xor_b32_e32 v5, v0, v2
 611 ; GCN-NEXT:    v_ashrrev_i32_e32 v5, 30, v5
 612 ; GCN-NEXT:    v_rcp_iflag_f32_e32 v4, v3
 613 ; GCN-NEXT:    v_or_b32_e32 v5, 1, v5
 614 ; GCN-NEXT:    v_mul_f32_e32 v4, v1, v4
 615 ; GCN-NEXT:    v_trunc_f32_e32 v4, v4
 616 ; GCN-NEXT:    v_mad_f32 v1, -v4, v3, v1
 617 ; GCN-NEXT:    v_cvt_i32_f32_e32 v4, v4
 618 ; GCN-NEXT:    v_cmp_ge_f32_e64 vcc, |v1|, |v3|
 619 ; GCN-NEXT:    v_cndmask_b32_e32 v1, 0, v5, vcc
 620 ; GCN-NEXT:    v_add_i32_e32 v1, vcc, v4, v1
 621 ; GCN-NEXT:    v_mul_lo_u32 v1, v1, v2
 622 ; GCN-NEXT:    v_sub_i32_e32 v0, vcc, v0, v1
 623 ; GCN-NEXT:    v_bfe_i32 v0, v0, 0, 24
 624 ; GCN-NEXT:    v_ashrrev_i32_e32 v1, 31, v0
 625 ; GCN-NEXT:    s_setpc_b64 s[30:31]
 626 ;
 627 ; GCN-IR-LABEL: v_test_srem24_64:
 628 ; GCN-IR:       ; %bb.0:
 629 ; GCN-IR-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 630 ; GCN-IR-NEXT:    v_ashr_i64 v[2:3], v[2:3], 40
 631 ; GCN-IR-NEXT:    v_ashr_i64 v[0:1], v[0:1], 40
 632 ; GCN-IR-NEXT:    v_cvt_f32_i32_e32 v3, v2
 633 ; GCN-IR-NEXT:    v_cvt_f32_i32_e32 v1, v0
 634 ; GCN-IR-NEXT:    v_xor_b32_e32 v5, v0, v2
 635 ; GCN-IR-NEXT:    v_ashrrev_i32_e32 v5, 30, v5
 636 ; GCN-IR-NEXT:    v_rcp_iflag_f32_e32 v4, v3
 637 ; GCN-IR-NEXT:    v_or_b32_e32 v5, 1, v5
 638 ; GCN-IR-NEXT:    v_mul_f32_e32 v4, v1, v4
 639 ; GCN-IR-NEXT:    v_trunc_f32_e32 v4, v4
 640 ; GCN-IR-NEXT:    v_mad_f32 v1, -v4, v3, v1
 641 ; GCN-IR-NEXT:    v_cvt_i32_f32_e32 v4, v4
 642 ; GCN-IR-NEXT:    v_cmp_ge_f32_e64 vcc, |v1|, |v3|
 643 ; GCN-IR-NEXT:    v_cndmask_b32_e32 v1, 0, v5, vcc
 644 ; GCN-IR-NEXT:    v_add_i32_e32 v1, vcc, v4, v1
 645 ; GCN-IR-NEXT:    v_mul_lo_u32 v1, v1, v2
 646 ; GCN-IR-NEXT:    v_sub_i32_e32 v0, vcc, v0, v1
 647 ; GCN-IR-NEXT:    v_bfe_i32 v0, v0, 0, 24
 648 ; GCN-IR-NEXT:    v_ashrrev_i32_e32 v1, 31, v0
 649 ; GCN-IR-NEXT:    s_setpc_b64 s[30:31]
 650   %1 = ashr i64 %x, 40
 651   %2 = ashr i64 %y, 40
 652   %result = srem i64 %1, %2
 653   ret i64 %result
 654 }
 655
 656 define amdgpu_kernel void @s_test_srem25_64(ptr addrspace(1) %out, i64 %x, i64 %y) {
 657 ; GCN-LABEL: s_test_srem25_64:
 658 ; GCN:       ; %bb.0:
 659 ; GCN-NEXT:    s_load_dwordx4 s[4:7], s[0:1], 0x9
 660 ; GCN-NEXT:    s_load_dword s1, s[0:1], 0xe
 661 ; GCN-NEXT:    s_mov_b32 s3, 0xf000
 662 ; GCN-NEXT:    s_mov_b32 s2, -1
 663 ; GCN-NEXT:    s_waitcnt lgkmcnt(0)
 664 ; GCN-NEXT:    s_mov_b32 s0, s4
 665 ; GCN-NEXT:    s_ashr_i64 s[8:9], s[0:1], 39
 666 ; GCN-NEXT:    v_cvt_f32_i32_e32 v0, s8
 667 ; GCN-NEXT:    s_mov_b32 s1, s5
 668 ; GCN-NEXT:    s_ashr_i64 s[4:5], s[6:7], 39
 669 ; GCN-NEXT:    v_cvt_f32_i32_e32 v1, s4
 670 ; GCN-NEXT:    v_rcp_iflag_f32_e32 v2, v0
 671 ; GCN-NEXT:    s_xor_b32 s5, s4, s8
 672 ; GCN-NEXT:    s_ashr_i32 s5, s5, 30
 673 ; GCN-NEXT:    s_or_b32 s5, s5, 1
 674 ; GCN-NEXT:    v_mul_f32_e32 v2, v1, v2
 675 ; GCN-NEXT:    v_trunc_f32_e32 v2, v2
 676 ; GCN-NEXT:    v_mad_f32 v1, -v2, v0, v1
 677 ; GCN-NEXT:    v_cvt_i32_f32_e32 v2, v2
 678 ; GCN-NEXT:    v_cmp_ge_f32_e64 s[6:7], |v1|, |v0|
 679 ; GCN-NEXT:    s_and_b64 s[6:7], s[6:7], exec
 680 ; GCN-NEXT:    s_cselect_b32 s5, s5, 0
 681 ; GCN-NEXT:    v_readfirstlane_b32 s6, v2
 682 ; GCN-NEXT:    s_add_i32 s5, s6, s5
 683 ; GCN-NEXT:    s_mul_i32 s5, s5, s8
 684 ; GCN-NEXT:    s_sub_i32 s4, s4, s5
 685 ; GCN-NEXT:    s_bfe_i32 s4, s4, 0x190000
 686 ; GCN-NEXT:    s_ashr_i32 s5, s4, 31
 687 ; GCN-NEXT:    v_mov_b32_e32 v0, s4
 688 ; GCN-NEXT:    v_mov_b32_e32 v1, s5
 689 ; GCN-NEXT:    buffer_store_dwordx2 v[0:1], off, s[0:3], 0
 690 ; GCN-NEXT:    s_endpgm
 691 ;
 692 ; GCN-IR-LABEL: s_test_srem25_64:
 693 ; GCN-IR:       ; %bb.0:
 694 ; GCN-IR-NEXT:    s_load_dwordx4 s[4:7], s[0:1], 0x9
 695 ; GCN-IR-NEXT:    s_load_dword s1, s[0:1], 0xe
 696 ; GCN-IR-NEXT:    s_mov_b32 s3, 0xf000
 697 ; GCN-IR-NEXT:    s_mov_b32 s2, -1
 698 ; GCN-IR-NEXT:    s_waitcnt lgkmcnt(0)
 699 ; GCN-IR-NEXT:    s_mov_b32 s0, s4
 700 ; GCN-IR-NEXT:    s_ashr_i64 s[8:9], s[0:1], 39
 701 ; GCN-IR-NEXT:    v_cvt_f32_i32_e32 v0, s8
 702 ; GCN-IR-NEXT:    s_mov_b32 s1, s5
 703 ; GCN-IR-NEXT:    s_ashr_i64 s[4:5], s[6:7], 39
 704 ; GCN-IR-NEXT:    v_cvt_f32_i32_e32 v1, s4
 705 ; GCN-IR-NEXT:    v_rcp_iflag_f32_e32 v2, v0
 706 ; GCN-IR-NEXT:    s_xor_b32 s5, s4, s8
 707 ; GCN-IR-NEXT:    s_ashr_i32 s5, s5, 30
 708 ; GCN-IR-NEXT:    s_or_b32 s5, s5, 1
 709 ; GCN-IR-NEXT:    v_mul_f32_e32 v2, v1, v2
 710 ; GCN-IR-NEXT:    v_trunc_f32_e32 v2, v2
 711 ; GCN-IR-NEXT:    v_mad_f32 v1, -v2, v0, v1
 712 ; GCN-IR-NEXT:    v_cvt_i32_f32_e32 v2, v2
 713 ; GCN-IR-NEXT:    v_cmp_ge_f32_e64 s[6:7], |v1|, |v0|
 714 ; GCN-IR-NEXT:    s_and_b64 s[6:7], s[6:7], exec
 715 ; GCN-IR-NEXT:    s_cselect_b32 s5, s5, 0
 716 ; GCN-IR-NEXT:    v_readfirstlane_b32 s6, v2
 717 ; GCN-IR-NEXT:    s_add_i32 s5, s6, s5
 718 ; GCN-IR-NEXT:    s_mul_i32 s5, s5, s8
 719 ; GCN-IR-NEXT:    s_sub_i32 s4, s4, s5
 720 ; GCN-IR-NEXT:    s_bfe_i32 s4, s4, 0x190000
 721 ; GCN-IR-NEXT:    s_ashr_i32 s5, s4, 31
 722 ; GCN-IR-NEXT:    v_mov_b32_e32 v0, s4
 723 ; GCN-IR-NEXT:    v_mov_b32_e32 v1, s5
 724 ; GCN-IR-NEXT:    buffer_store_dwordx2 v[0:1], off, s[0:3], 0
 725 ; GCN-IR-NEXT:    s_endpgm
 726   %1 = ashr i64 %x, 39
 727   %2 = ashr i64 %y, 39
 728   %result = srem i64 %1, %2
 729   store i64 %result, ptr addrspace(1) %out
 730   ret void
 731 }
 732
 733 define amdgpu_kernel void @s_test_srem31_64(ptr addrspace(1) %out, i64 %x, i64 %y) {
 734 ; GCN-LABEL: s_test_srem31_64:
 735 ; GCN:       ; %bb.0:
 736 ; GCN-NEXT:    s_load_dwordx4 s[4:7], s[0:1], 0x9
 737 ; GCN-NEXT:    s_load_dword s1, s[0:1], 0xe
 738 ; GCN-NEXT:    s_mov_b32 s3, 0xf000
 739 ; GCN-NEXT:    s_mov_b32 s2, -1
 740 ; GCN-NEXT:    s_waitcnt lgkmcnt(0)
 741 ; GCN-NEXT:    s_mov_b32 s0, s4
 742 ; GCN-NEXT:    s_ashr_i64 s[8:9], s[0:1], 33
 743 ; GCN-NEXT:    v_cvt_f32_i32_e32 v0, s8
 744 ; GCN-NEXT:    s_mov_b32 s1, s5
 745 ; GCN-NEXT:    s_ashr_i64 s[4:5], s[6:7], 33
 746 ; GCN-NEXT:    v_cvt_f32_i32_e32 v1, s4
 747 ; GCN-NEXT:    v_rcp_iflag_f32_e32 v2, v0
 748 ; GCN-NEXT:    s_xor_b32 s5, s4, s8
 749 ; GCN-NEXT:    s_ashr_i32 s5, s5, 30
 750 ; GCN-NEXT:    s_or_b32 s5, s5, 1
 751 ; GCN-NEXT:    v_mul_f32_e32 v2, v1, v2
 752 ; GCN-NEXT:    v_trunc_f32_e32 v2, v2
 753 ; GCN-NEXT:    v_mad_f32 v1, -v2, v0, v1
 754 ; GCN-NEXT:    v_cvt_i32_f32_e32 v2, v2
 755 ; GCN-NEXT:    v_cmp_ge_f32_e64 s[6:7], |v1|, |v0|
 756 ; GCN-NEXT:    s_and_b64 s[6:7], s[6:7], exec
 757 ; GCN-NEXT:    s_cselect_b32 s5, s5, 0
 758 ; GCN-NEXT:    v_readfirstlane_b32 s6, v2
 759 ; GCN-NEXT:    s_add_i32 s5, s6, s5
 760 ; GCN-NEXT:    s_mul_i32 s5, s5, s8
 761 ; GCN-NEXT:    s_sub_i32 s4, s4, s5
 762 ; GCN-NEXT:    s_bfe_i32 s4, s4, 0x1f0000
 763 ; GCN-NEXT:    s_ashr_i32 s5, s4, 31
 764 ; GCN-NEXT:    v_mov_b32_e32 v0, s4
 765 ; GCN-NEXT:    v_mov_b32_e32 v1, s5
 766 ; GCN-NEXT:    buffer_store_dwordx2 v[0:1], off, s[0:3], 0
 767 ; GCN-NEXT:    s_endpgm
 768 ;
 769 ; GCN-IR-LABEL: s_test_srem31_64:
 770 ; GCN-IR:       ; %bb.0:
 771 ; GCN-IR-NEXT:    s_load_dwordx4 s[4:7], s[0:1], 0x9
 772 ; GCN-IR-NEXT:    s_load_dword s1, s[0:1], 0xe
 773 ; GCN-IR-NEXT:    s_mov_b32 s3, 0xf000
 774 ; GCN-IR-NEXT:    s_mov_b32 s2, -1
 775 ; GCN-IR-NEXT:    s_waitcnt lgkmcnt(0)
 776 ; GCN-IR-NEXT:    s_mov_b32 s0, s4
 777 ; GCN-IR-NEXT:    s_ashr_i64 s[8:9], s[0:1], 33
 778 ; GCN-IR-NEXT:    v_cvt_f32_i32_e32 v0, s8
 779 ; GCN-IR-NEXT:    s_mov_b32 s1, s5
 780 ; GCN-IR-NEXT:    s_ashr_i64 s[4:5], s[6:7], 33
 781 ; GCN-IR-NEXT:    v_cvt_f32_i32_e32 v1, s4
 782 ; GCN-IR-NEXT:    v_rcp_iflag_f32_e32 v2, v0
 783 ; GCN-IR-NEXT:    s_xor_b32 s5, s4, s8
 784 ; GCN-IR-NEXT:    s_ashr_i32 s5, s5, 30
 785 ; GCN-IR-NEXT:    s_or_b32 s5, s5, 1
 786 ; GCN-IR-NEXT:    v_mul_f32_e32 v2, v1, v2
 787 ; GCN-IR-NEXT:    v_trunc_f32_e32 v2, v2
 788 ; GCN-IR-NEXT:    v_mad_f32 v1, -v2, v0, v1
 789 ; GCN-IR-NEXT:    v_cvt_i32_f32_e32 v2, v2
 790 ; GCN-IR-NEXT:    v_cmp_ge_f32_e64 s[6:7], |v1|, |v0|
 791 ; GCN-IR-NEXT:    s_and_b64 s[6:7], s[6:7], exec
 792 ; GCN-IR-NEXT:    s_cselect_b32 s5, s5, 0
 793 ; GCN-IR-NEXT:    v_readfirstlane_b32 s6, v2
 794 ; GCN-IR-NEXT:    s_add_i32 s5, s6, s5
 795 ; GCN-IR-NEXT:    s_mul_i32 s5, s5, s8
 796 ; GCN-IR-NEXT:    s_sub_i32 s4, s4, s5
 797 ; GCN-IR-NEXT:    s_bfe_i32 s4, s4, 0x1f0000
 798 ; GCN-IR-NEXT:    s_ashr_i32 s5, s4, 31
 799 ; GCN-IR-NEXT:    v_mov_b32_e32 v0, s4
 800 ; GCN-IR-NEXT:    v_mov_b32_e32 v1, s5
 801 ; GCN-IR-NEXT:    buffer_store_dwordx2 v[0:1], off, s[0:3], 0
 802 ; GCN-IR-NEXT:    s_endpgm
 803   %1 = ashr i64 %x, 33
 804   %2 = ashr i64 %y, 33
 805   %result = srem i64 %1, %2
 806   store i64 %result, ptr addrspace(1) %out
 807   ret void
 808 }
 809
 810 ; 32 known sign bits
 811 define amdgpu_kernel void @s_test_srem32_64(ptr addrspace(1) %out, i64 %x, i64 %y) {
 812 ; GCN-LABEL: s_test_srem32_64:
 813 ; GCN:       ; %bb.0:
 814 ; GCN-NEXT:    s_load_dword s8, s[0:1], 0xe
 815 ; GCN-NEXT:    s_load_dwordx4 s[0:3], s[0:1], 0x9
 816 ; GCN-NEXT:    s_mov_b32 s7, 0xf000
 817 ; GCN-NEXT:    s_mov_b32 s6, -1
 818 ; GCN-NEXT:    s_waitcnt lgkmcnt(0)
 819 ; GCN-NEXT:    v_cvt_f32_i32_e32 v0, s8
 820 ; GCN-NEXT:    v_cvt_f32_i32_e32 v1, s3
 821 ; GCN-NEXT:    s_xor_b32 s2, s3, s8
 822 ; GCN-NEXT:    s_ashr_i32 s2, s2, 30
 823 ; GCN-NEXT:    v_rcp_iflag_f32_e32 v2, v0
 824 ; GCN-NEXT:    s_or_b32 s2, s2, 1
 825 ; GCN-NEXT:    v_mul_f32_e32 v2, v1, v2
 826 ; GCN-NEXT:    v_trunc_f32_e32 v2, v2
 827 ; GCN-NEXT:    v_mad_f32 v1, -v2, v0, v1
 828 ; GCN-NEXT:    v_cvt_i32_f32_e32 v2, v2
 829 ; GCN-NEXT:    v_cmp_ge_f32_e64 s[4:5], |v1|, |v0|
 830 ; GCN-NEXT:    s_and_b64 s[4:5], s[4:5], exec
 831 ; GCN-NEXT:    s_cselect_b32 s2, s2, 0
 832 ; GCN-NEXT:    v_add_i32_e32 v0, vcc, s2, v2
 833 ; GCN-NEXT:    v_mul_lo_u32 v0, v0, s8
 834 ; GCN-NEXT:    s_mov_b32 s4, s0
 835 ; GCN-NEXT:    s_mov_b32 s5, s1
 836 ; GCN-NEXT:    v_sub_i32_e32 v0, vcc, s3, v0
 837 ; GCN-NEXT:    v_ashrrev_i32_e32 v1, 31, v0
 838 ; GCN-NEXT:    buffer_store_dwordx2 v[0:1], off, s[4:7], 0
 839 ; GCN-NEXT:    s_endpgm
 840 ;
 841 ; GCN-IR-LABEL: s_test_srem32_64:
 842 ; GCN-IR:       ; %bb.0:
 843 ; GCN-IR-NEXT:    s_load_dword s8, s[0:1], 0xe
 844 ; GCN-IR-NEXT:    s_load_dwordx4 s[0:3], s[0:1], 0x9
 845 ; GCN-IR-NEXT:    s_mov_b32 s7, 0xf000
 846 ; GCN-IR-NEXT:    s_mov_b32 s6, -1
 847 ; GCN-IR-NEXT:    s_waitcnt lgkmcnt(0)
 848 ; GCN-IR-NEXT:    v_cvt_f32_i32_e32 v0, s8
 849 ; GCN-IR-NEXT:    v_cvt_f32_i32_e32 v1, s3
 850 ; GCN-IR-NEXT:    s_xor_b32 s2, s3, s8
 851 ; GCN-IR-NEXT:    s_ashr_i32 s2, s2, 30
 852 ; GCN-IR-NEXT:    v_rcp_iflag_f32_e32 v2, v0
 853 ; GCN-IR-NEXT:    s_or_b32 s2, s2, 1
 854 ; GCN-IR-NEXT:    v_mul_f32_e32 v2, v1, v2
 855 ; GCN-IR-NEXT:    v_trunc_f32_e32 v2, v2
 856 ; GCN-IR-NEXT:    v_mad_f32 v1, -v2, v0, v1
 857 ; GCN-IR-NEXT:    v_cvt_i32_f32_e32 v2, v2
 858 ; GCN-IR-NEXT:    v_cmp_ge_f32_e64 s[4:5], |v1|, |v0|
 859 ; GCN-IR-NEXT:    s_and_b64 s[4:5], s[4:5], exec
 860 ; GCN-IR-NEXT:    s_cselect_b32 s2, s2, 0
 861 ; GCN-IR-NEXT:    v_add_i32_e32 v0, vcc, s2, v2
 862 ; GCN-IR-NEXT:    v_mul_lo_u32 v0, v0, s8
 863 ; GCN-IR-NEXT:    s_mov_b32 s4, s0
 864 ; GCN-IR-NEXT:    s_mov_b32 s5, s1
 865 ; GCN-IR-NEXT:    v_sub_i32_e32 v0, vcc, s3, v0
 866 ; GCN-IR-NEXT:    v_ashrrev_i32_e32 v1, 31, v0
 867 ; GCN-IR-NEXT:    buffer_store_dwordx2 v[0:1], off, s[4:7], 0
 868 ; GCN-IR-NEXT:    s_endpgm
 869   %1 = ashr i64 %x, 32
 870   %2 = ashr i64 %y, 32
 871   %result = srem i64 %1, %2
 872   store i64 %result, ptr addrspace(1) %out
 873   ret void
 874 }
 875
 876 ; 33 known sign bits
 877 define amdgpu_kernel void @s_test_srem33_64(ptr addrspace(1) %out, i64 %x, i64 %y) {
 878 ; GCN-LABEL: s_test_srem33_64:
 879 ; GCN:       ; %bb.0:
 880 ; GCN-NEXT:    s_load_dwordx4 s[4:7], s[0:1], 0x9
 881 ; GCN-NEXT:    s_load_dwordx2 s[0:1], s[0:1], 0xd
 882 ; GCN-NEXT:    s_mov_b32 s11, 0xf000
 883 ; GCN-NEXT:    s_mov_b32 s10, -1
 884 ; GCN-NEXT:    s_waitcnt lgkmcnt(0)
 885 ; GCN-NEXT:    s_ashr_i64 s[2:3], s[6:7], 31
 886 ; GCN-NEXT:    s_ashr_i64 s[8:9], s[0:1], 31
 887 ; GCN-NEXT:    s_ashr_i32 s0, s1, 31
 888 ; GCN-NEXT:    s_add_u32 s8, s8, s0
 889 ; GCN-NEXT:    s_mov_b32 s1, s0
 890 ; GCN-NEXT:    s_addc_u32 s9, s9, s0
 891 ; GCN-NEXT:    s_xor_b64 s[12:13], s[8:9], s[0:1]
 892 ; GCN-NEXT:    v_cvt_f32_u32_e32 v0, s12
 893 ; GCN-NEXT:    v_cvt_f32_u32_e32 v1, s13
 894 ; GCN-NEXT:    s_sub_u32 s0, 0, s12
 895 ; GCN-NEXT:    s_subb_u32 s1, 0, s13
 896 ; GCN-NEXT:    s_ashr_i32 s6, s7, 31
 897 ; GCN-NEXT:    v_madmk_f32 v0, v1, 0x4f800000, v0
 898 ; GCN-NEXT:    v_rcp_f32_e32 v0, v0
 899 ; GCN-NEXT:    s_mov_b32 s7, s6
 900 ; GCN-NEXT:    s_mov_b32 s8, s4
 901 ; GCN-NEXT:    s_mov_b32 s9, s5
 902 ; GCN-NEXT:    v_mul_f32_e32 v0, 0x5f7ffffc, v0
 903 ; GCN-NEXT:    v_mul_f32_e32 v1, 0x2f800000, v0
 904 ; GCN-NEXT:    v_trunc_f32_e32 v1, v1
 905 ; GCN-NEXT:    v_madmk_f32 v0, v1, 0xcf800000, v0
 906 ; GCN-NEXT:    v_cvt_u32_f32_e32 v1, v1
 907 ; GCN-NEXT:    v_cvt_u32_f32_e32 v0, v0
 908 ; GCN-NEXT:    v_mul_lo_u32 v2, s0, v1
 909 ; GCN-NEXT:    v_mul_hi_u32 v3, s0, v0
 910 ; GCN-NEXT:    v_mul_lo_u32 v5, s1, v0
 911 ; GCN-NEXT:    v_mul_lo_u32 v4, s0, v0
 912 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v2, v3
 913 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v2, v5
 914 ; GCN-NEXT:    v_mul_hi_u32 v3, v0, v4
 915 ; GCN-NEXT:    v_mul_lo_u32 v5, v0, v2
 916 ; GCN-NEXT:    v_mul_hi_u32 v6, v0, v2
 917 ; GCN-NEXT:    v_mul_hi_u32 v7, v1, v2
 918 ; GCN-NEXT:    v_mul_lo_u32 v2, v1, v2
 919 ; GCN-NEXT:    v_add_i32_e32 v3, vcc, v3, v5
 920 ; GCN-NEXT:    v_addc_u32_e32 v5, vcc, 0, v6, vcc
 921 ; GCN-NEXT:    v_mul_lo_u32 v6, v1, v4
 922 ; GCN-NEXT:    v_mul_hi_u32 v4, v1, v4
 923 ; GCN-NEXT:    v_add_i32_e32 v3, vcc, v3, v6
 924 ; GCN-NEXT:    v_addc_u32_e32 v3, vcc, v5, v4, vcc
 925 ; GCN-NEXT:    v_addc_u32_e32 v4, vcc, 0, v7, vcc
 926 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v3, v2
 927 ; GCN-NEXT:    v_addc_u32_e32 v3, vcc, 0, v4, vcc
 928 ; GCN-NEXT:    v_add_i32_e32 v0, vcc, v0, v2
 929 ; GCN-NEXT:    v_addc_u32_e32 v1, vcc, v1, v3, vcc
 930 ; GCN-NEXT:    v_mul_lo_u32 v2, s0, v1
 931 ; GCN-NEXT:    v_mul_hi_u32 v3, s0, v0
 932 ; GCN-NEXT:    v_mul_lo_u32 v4, s1, v0
 933 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v2, v3
 934 ; GCN-NEXT:    v_mul_lo_u32 v3, s0, v0
 935 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v2, v4
 936 ; GCN-NEXT:    v_mul_lo_u32 v6, v0, v2
 937 ; GCN-NEXT:    v_mul_hi_u32 v7, v0, v3
 938 ; GCN-NEXT:    v_mul_hi_u32 v8, v0, v2
 939 ; GCN-NEXT:    v_mul_hi_u32 v5, v1, v3
 940 ; GCN-NEXT:    v_mul_lo_u32 v3, v1, v3
 941 ; GCN-NEXT:    v_mul_hi_u32 v4, v1, v2
 942 ; GCN-NEXT:    v_add_i32_e32 v6, vcc, v7, v6
 943 ; GCN-NEXT:    v_addc_u32_e32 v7, vcc, 0, v8, vcc
 944 ; GCN-NEXT:    v_mul_lo_u32 v2, v1, v2
 945 ; GCN-NEXT:    v_add_i32_e32 v3, vcc, v6, v3
 946 ; GCN-NEXT:    v_addc_u32_e32 v3, vcc, v7, v5, vcc
 947 ; GCN-NEXT:    v_addc_u32_e32 v4, vcc, 0, v4, vcc
 948 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v3, v2
 949 ; GCN-NEXT:    v_addc_u32_e32 v3, vcc, 0, v4, vcc
 950 ; GCN-NEXT:    s_add_u32 s0, s2, s6
 951 ; GCN-NEXT:    v_add_i32_e32 v0, vcc, v0, v2
 952 ; GCN-NEXT:    s_addc_u32 s1, s3, s6
 953 ; GCN-NEXT:    v_addc_u32_e32 v1, vcc, v1, v3, vcc
 954 ; GCN-NEXT:    s_xor_b64 s[14:15], s[0:1], s[6:7]
 955 ; GCN-NEXT:    v_mul_lo_u32 v2, s14, v1
 956 ; GCN-NEXT:    v_mul_hi_u32 v3, s14, v0
 957 ; GCN-NEXT:    v_mul_hi_u32 v4, s14, v1
 958 ; GCN-NEXT:    v_mul_hi_u32 v5, s15, v1
 959 ; GCN-NEXT:    v_mul_lo_u32 v1, s15, v1
 960 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v3, v2
 961 ; GCN-NEXT:    v_addc_u32_e32 v3, vcc, 0, v4, vcc
 962 ; GCN-NEXT:    v_mul_lo_u32 v4, s15, v0
 963 ; GCN-NEXT:    v_mul_hi_u32 v0, s15, v0
 964 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v2, v4
 965 ; GCN-NEXT:    v_addc_u32_e32 v0, vcc, v3, v0, vcc
 966 ; GCN-NEXT:    v_addc_u32_e32 v2, vcc, 0, v5, vcc
 967 ; GCN-NEXT:    v_add_i32_e32 v0, vcc, v0, v1
 968 ; GCN-NEXT:    v_addc_u32_e32 v1, vcc, 0, v2, vcc
 969 ; GCN-NEXT:    v_mul_lo_u32 v1, s12, v1
 970 ; GCN-NEXT:    v_mul_hi_u32 v2, s12, v0
 971 ; GCN-NEXT:    v_mul_lo_u32 v3, s13, v0
 972 ; GCN-NEXT:    v_mul_lo_u32 v0, s12, v0
 973 ; GCN-NEXT:    v_add_i32_e32 v1, vcc, v1, v2
 974 ; GCN-NEXT:    v_add_i32_e32 v1, vcc, v3, v1
 975 ; GCN-NEXT:    v_sub_i32_e32 v2, vcc, s15, v1
 976 ; GCN-NEXT:    v_mov_b32_e32 v3, s13
 977 ; GCN-NEXT:    v_sub_i32_e32 v0, vcc, s14, v0
 978 ; GCN-NEXT:    v_subb_u32_e64 v2, s[0:1], v2, v3, vcc
 979 ; GCN-NEXT:    v_subrev_i32_e64 v4, s[0:1], s12, v0
 980 ; GCN-NEXT:    v_subbrev_u32_e64 v5, s[2:3], 0, v2, s[0:1]
 981 ; GCN-NEXT:    v_cmp_le_u32_e64 s[2:3], s13, v5
 982 ; GCN-NEXT:    v_cndmask_b32_e64 v6, 0, -1, s[2:3]
 983 ; GCN-NEXT:    v_cmp_le_u32_e64 s[2:3], s12, v4
 984 ; GCN-NEXT:    v_subb_u32_e64 v2, s[0:1], v2, v3, s[0:1]
 985 ; GCN-NEXT:    v_cndmask_b32_e64 v7, 0, -1, s[2:3]
 986 ; GCN-NEXT:    v_cmp_eq_u32_e64 s[2:3], s13, v5
 987 ; GCN-NEXT:    v_subrev_i32_e64 v3, s[0:1], s12, v4
 988 ; GCN-NEXT:    v_cndmask_b32_e64 v6, v6, v7, s[2:3]
 989 ; GCN-NEXT:    v_subbrev_u32_e64 v2, s[0:1], 0, v2, s[0:1]
 990 ; GCN-NEXT:    v_cmp_ne_u32_e64 s[0:1], 0, v6
 991 ; GCN-NEXT:    v_cndmask_b32_e64 v3, v4, v3, s[0:1]
 992 ; GCN-NEXT:    v_mov_b32_e32 v4, s15
 993 ; GCN-NEXT:    v_subb_u32_e32 v1, vcc, v4, v1, vcc
 994 ; GCN-NEXT:    v_cmp_le_u32_e32 vcc, s13, v1
 995 ; GCN-NEXT:    v_cndmask_b32_e64 v4, 0, -1, vcc
 996 ; GCN-NEXT:    v_cmp_le_u32_e32 vcc, s12, v0
 997 ; GCN-NEXT:    v_cndmask_b32_e64 v2, v5, v2, s[0:1]
 998 ; GCN-NEXT:    v_cndmask_b32_e64 v5, 0, -1, vcc
 999 ; GCN-NEXT:    v_cmp_eq_u32_e32 vcc, s13, v1
1000 ; GCN-NEXT:    v_cndmask_b32_e32 v4, v4, v5, vcc
1001 ; GCN-NEXT:    v_cmp_ne_u32_e32 vcc, 0, v4
1002 ; GCN-NEXT:    v_cndmask_b32_e32 v0, v0, v3, vcc
1003 ; GCN-NEXT:    v_cndmask_b32_e32 v1, v1, v2, vcc
1004 ; GCN-NEXT:    v_xor_b32_e32 v0, s6, v0
1005 ; GCN-NEXT:    v_xor_b32_e32 v1, s6, v1
1006 ; GCN-NEXT:    v_mov_b32_e32 v2, s6
1007 ; GCN-NEXT:    v_subrev_i32_e32 v0, vcc, s6, v0
1008 ; GCN-NEXT:    v_subb_u32_e32 v1, vcc, v1, v2, vcc
1009 ; GCN-NEXT:    buffer_store_dwordx2 v[0:1], off, s[8:11], 0
1010 ; GCN-NEXT:    s_endpgm
1011 ;
1012 ; GCN-IR-LABEL: s_test_srem33_64:
1013 ; GCN-IR:       ; %bb.0: ; %_udiv-special-cases
1014 ; GCN-IR-NEXT:    s_load_dwordx4 s[4:7], s[0:1], 0x9
1015 ; GCN-IR-NEXT:    s_load_dwordx2 s[0:1], s[0:1], 0xd
1016 ; GCN-IR-NEXT:    s_mov_b32 s13, 0
1017 ; GCN-IR-NEXT:    s_waitcnt lgkmcnt(0)
1018 ; GCN-IR-NEXT:    s_ashr_i64 s[2:3], s[6:7], 31
1019 ; GCN-IR-NEXT:    s_ashr_i64 s[6:7], s[0:1], 31
1020 ; GCN-IR-NEXT:    s_ashr_i32 s0, s3, 31
1021 ; GCN-IR-NEXT:    s_ashr_i32 s10, s7, 31
1022 ; GCN-IR-NEXT:    s_mov_b32 s1, s0
1023 ; GCN-IR-NEXT:    s_mov_b32 s11, s10
1024 ; GCN-IR-NEXT:    s_xor_b64 s[2:3], s[2:3], s[0:1]
1025 ; GCN-IR-NEXT:    s_xor_b64 s[6:7], s[6:7], s[10:11]
1026 ; GCN-IR-NEXT:    s_sub_u32 s2, s2, s0
1027 ; GCN-IR-NEXT:    s_subb_u32 s3, s3, s0
1028 ; GCN-IR-NEXT:    s_sub_u32 s8, s6, s10
1029 ; GCN-IR-NEXT:    s_subb_u32 s9, s7, s10
1030 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[6:7], s[8:9], 0
1031 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[10:11], s[2:3], 0
1032 ; GCN-IR-NEXT:    s_or_b64 s[10:11], s[6:7], s[10:11]
1033 ; GCN-IR-NEXT:    s_flbit_i32_b32 s6, s8
1034 ; GCN-IR-NEXT:    s_add_i32 s6, s6, 32
1035 ; GCN-IR-NEXT:    s_flbit_i32_b32 s7, s9
1036 ; GCN-IR-NEXT:    s_min_u32 s12, s6, s7
1037 ; GCN-IR-NEXT:    s_flbit_i32_b32 s6, s2
1038 ; GCN-IR-NEXT:    s_add_i32 s6, s6, 32
1039 ; GCN-IR-NEXT:    s_flbit_i32_b32 s7, s3
1040 ; GCN-IR-NEXT:    s_min_u32 s16, s6, s7
1041 ; GCN-IR-NEXT:    s_sub_u32 s14, s12, s16
1042 ; GCN-IR-NEXT:    s_subb_u32 s15, 0, 0
1043 ; GCN-IR-NEXT:    v_cmp_gt_u64_e64 s[18:19], s[14:15], 63
1044 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[20:21], s[14:15], 63
1045 ; GCN-IR-NEXT:    s_or_b64 s[18:19], s[10:11], s[18:19]
1046 ; GCN-IR-NEXT:    s_and_b64 s[10:11], s[18:19], exec
1047 ; GCN-IR-NEXT:    s_cselect_b32 s11, 0, s3
1048 ; GCN-IR-NEXT:    s_cselect_b32 s10, 0, s2
1049 ; GCN-IR-NEXT:    s_or_b64 s[18:19], s[18:19], s[20:21]
1050 ; GCN-IR-NEXT:    s_mov_b64 s[6:7], 0
1051 ; GCN-IR-NEXT:    s_andn2_b64 vcc, exec, s[18:19]
1052 ; GCN-IR-NEXT:    s_cbranch_vccz .LBB8_5
1053 ; GCN-IR-NEXT:  ; %bb.1: ; %udiv-bb1
1054 ; GCN-IR-NEXT:    s_add_u32 s18, s14, 1
1055 ; GCN-IR-NEXT:    s_addc_u32 s19, s15, 0
1056 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[10:11], s[18:19], 0
1057 ; GCN-IR-NEXT:    s_sub_i32 s14, 63, s14
1058 ; GCN-IR-NEXT:    s_andn2_b64 vcc, exec, s[10:11]
1059 ; GCN-IR-NEXT:    s_lshl_b64 s[10:11], s[2:3], s14
1060 ; GCN-IR-NEXT:    s_cbranch_vccz .LBB8_4
1061 ; GCN-IR-NEXT:  ; %bb.2: ; %udiv-preheader
1062 ; GCN-IR-NEXT:    s_lshr_b64 s[14:15], s[2:3], s18
1063 ; GCN-IR-NEXT:    s_add_u32 s18, s8, -1
1064 ; GCN-IR-NEXT:    s_addc_u32 s19, s9, -1
1065 ; GCN-IR-NEXT:    s_not_b64 s[6:7], s[12:13]
1066 ; GCN-IR-NEXT:    s_add_u32 s12, s6, s16
1067 ; GCN-IR-NEXT:    s_addc_u32 s13, s7, 0
1068 ; GCN-IR-NEXT:    s_mov_b64 s[16:17], 0
1069 ; GCN-IR-NEXT:    s_mov_b32 s7, 0
1070 ; GCN-IR-NEXT:  .LBB8_3: ; %udiv-do-while
1071 ; GCN-IR-NEXT:    ; =>This Inner Loop Header: Depth=1
1072 ; GCN-IR-NEXT:    s_lshl_b64 s[14:15], s[14:15], 1
1073 ; GCN-IR-NEXT:    s_lshr_b32 s6, s11, 31
1074 ; GCN-IR-NEXT:    s_lshl_b64 s[10:11], s[10:11], 1
1075 ; GCN-IR-NEXT:    s_or_b64 s[14:15], s[14:15], s[6:7]
1076 ; GCN-IR-NEXT:    s_or_b64 s[10:11], s[16:17], s[10:11]
1077 ; GCN-IR-NEXT:    s_sub_u32 s6, s18, s14
1078 ; GCN-IR-NEXT:    s_subb_u32 s6, s19, s15
1079 ; GCN-IR-NEXT:    s_ashr_i32 s16, s6, 31
1080 ; GCN-IR-NEXT:    s_mov_b32 s17, s16
1081 ; GCN-IR-NEXT:    s_and_b32 s6, s16, 1
1082 ; GCN-IR-NEXT:    s_and_b64 s[16:17], s[16:17], s[8:9]
1083 ; GCN-IR-NEXT:    s_sub_u32 s14, s14, s16
1084 ; GCN-IR-NEXT:    s_subb_u32 s15, s15, s17
1085 ; GCN-IR-NEXT:    s_add_u32 s12, s12, 1
1086 ; GCN-IR-NEXT:    s_addc_u32 s13, s13, 0
1087 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[20:21], s[12:13], 0
1088 ; GCN-IR-NEXT:    s_mov_b64 s[16:17], s[6:7]
1089 ; GCN-IR-NEXT:    s_and_b64 vcc, exec, s[20:21]
1090 ; GCN-IR-NEXT:    s_cbranch_vccz .LBB8_3
1091 ; GCN-IR-NEXT:  .LBB8_4: ; %Flow7
1092 ; GCN-IR-NEXT:    s_lshl_b64 s[10:11], s[10:11], 1
1093 ; GCN-IR-NEXT:    s_or_b64 s[10:11], s[6:7], s[10:11]
1094 ; GCN-IR-NEXT:  .LBB8_5: ; %udiv-end
1095 ; GCN-IR-NEXT:    v_mov_b32_e32 v0, s10
1096 ; GCN-IR-NEXT:    v_mul_hi_u32 v0, s8, v0
1097 ; GCN-IR-NEXT:    s_mul_i32 s11, s8, s11
1098 ; GCN-IR-NEXT:    s_mul_i32 s9, s9, s10
1099 ; GCN-IR-NEXT:    s_mul_i32 s8, s8, s10
1100 ; GCN-IR-NEXT:    v_readfirstlane_b32 s12, v0
1101 ; GCN-IR-NEXT:    s_add_i32 s11, s12, s11
1102 ; GCN-IR-NEXT:    s_add_i32 s11, s11, s9
1103 ; GCN-IR-NEXT:    s_sub_u32 s2, s2, s8
1104 ; GCN-IR-NEXT:    s_subb_u32 s3, s3, s11
1105 ; GCN-IR-NEXT:    s_xor_b64 s[2:3], s[2:3], s[0:1]
1106 ; GCN-IR-NEXT:    s_sub_u32 s0, s2, s0
1107 ; GCN-IR-NEXT:    s_subb_u32 s1, s3, s1
1108 ; GCN-IR-NEXT:    v_mov_b32_e32 v0, s0
1109 ; GCN-IR-NEXT:    s_mov_b32 s7, 0xf000
1110 ; GCN-IR-NEXT:    s_mov_b32 s6, -1
1111 ; GCN-IR-NEXT:    v_mov_b32_e32 v1, s1
1112 ; GCN-IR-NEXT:    buffer_store_dwordx2 v[0:1], off, s[4:7], 0
1113 ; GCN-IR-NEXT:    s_endpgm
1114   %1 = ashr i64 %x, 31
1115   %2 = ashr i64 %y, 31
1116   %result = srem i64 %1, %2
1117   store i64 %result, ptr addrspace(1) %out
1118   ret void
1119 }
1120
1121 define amdgpu_kernel void @s_test_srem24_48(ptr addrspace(1) %out, i48 %x, i48 %y) {
1122 ; GCN-LABEL: s_test_srem24_48:
1123 ; GCN:       ; %bb.0:
1124 ; GCN-NEXT:    s_load_dwordx4 s[4:7], s[0:1], 0x9
1125 ; GCN-NEXT:    s_load_dwordx2 s[0:1], s[0:1], 0xd
1126 ; GCN-NEXT:    s_mov_b32 s3, 0xf000
1127 ; GCN-NEXT:    s_mov_b32 s2, -1
1128 ; GCN-NEXT:    s_waitcnt lgkmcnt(0)
1129 ; GCN-NEXT:    s_sext_i32_i16 s7, s7
1130 ; GCN-NEXT:    s_sext_i32_i16 s1, s1
1131 ; GCN-NEXT:    v_mov_b32_e32 v0, s0
1132 ; GCN-NEXT:    v_alignbit_b32 v0, s1, v0, 24
1133 ; GCN-NEXT:    v_cvt_f32_i32_e32 v1, v0
1134 ; GCN-NEXT:    v_mov_b32_e32 v2, s6
1135 ; GCN-NEXT:    v_alignbit_b32 v2, s7, v2, 24
1136 ; GCN-NEXT:    v_cvt_f32_i32_e32 v3, v2
1137 ; GCN-NEXT:    v_rcp_iflag_f32_e32 v4, v1
1138 ; GCN-NEXT:    v_xor_b32_e32 v5, v2, v0
1139 ; GCN-NEXT:    v_ashrrev_i32_e32 v5, 30, v5
1140 ; GCN-NEXT:    v_or_b32_e32 v5, 1, v5
1141 ; GCN-NEXT:    v_mul_f32_e32 v4, v3, v4
1142 ; GCN-NEXT:    v_trunc_f32_e32 v4, v4
1143 ; GCN-NEXT:    v_mad_f32 v3, -v4, v1, v3
1144 ; GCN-NEXT:    v_cvt_i32_f32_e32 v4, v4
1145 ; GCN-NEXT:    v_cmp_ge_f32_e64 vcc, |v3|, |v1|
1146 ; GCN-NEXT:    v_cndmask_b32_e32 v1, 0, v5, vcc
1147 ; GCN-NEXT:    s_mov_b32 s0, s4
1148 ; GCN-NEXT:    v_add_i32_e32 v1, vcc, v1, v4
1149 ; GCN-NEXT:    v_mul_lo_u32 v0, v1, v0
1150 ; GCN-NEXT:    s_mov_b32 s1, s5
1151 ; GCN-NEXT:    v_subrev_i32_e32 v0, vcc, v0, v2
1152 ; GCN-NEXT:    v_bfe_i32 v0, v0, 0, 24
1153 ; GCN-NEXT:    v_ashrrev_i32_e32 v1, 31, v0
1154 ; GCN-NEXT:    buffer_store_dword v0, off, s[0:3], 0
1155 ; GCN-NEXT:    buffer_store_short v1, off, s[0:3], 0 offset:4
1156 ; GCN-NEXT:    s_endpgm
1157 ;
1158 ; GCN-IR-LABEL: s_test_srem24_48:
1159 ; GCN-IR:       ; %bb.0: ; %_udiv-special-cases
1160 ; GCN-IR-NEXT:    s_load_dwordx4 s[4:7], s[0:1], 0xb
1161 ; GCN-IR-NEXT:    s_mov_b32 s13, 0
1162 ; GCN-IR-NEXT:    s_waitcnt lgkmcnt(0)
1163 ; GCN-IR-NEXT:    s_sext_i32_i16 s5, s5
1164 ; GCN-IR-NEXT:    s_sext_i32_i16 s7, s7
1165 ; GCN-IR-NEXT:    s_ashr_i64 s[2:3], s[4:5], 24
1166 ; GCN-IR-NEXT:    s_ashr_i64 s[4:5], s[6:7], 24
1167 ; GCN-IR-NEXT:    s_lshl_b64 s[2:3], s[2:3], 16
1168 ; GCN-IR-NEXT:    s_lshl_b64 s[4:5], s[4:5], 16
1169 ; GCN-IR-NEXT:    s_ashr_i64 s[6:7], s[2:3], 16
1170 ; GCN-IR-NEXT:    s_ashr_i32 s2, s3, 31
1171 ; GCN-IR-NEXT:    s_ashr_i32 s10, s5, 31
1172 ; GCN-IR-NEXT:    s_ashr_i64 s[8:9], s[4:5], 16
1173 ; GCN-IR-NEXT:    s_mov_b32 s3, s2
1174 ; GCN-IR-NEXT:    s_mov_b32 s11, s10
1175 ; GCN-IR-NEXT:    s_xor_b64 s[4:5], s[6:7], s[2:3]
1176 ; GCN-IR-NEXT:    s_xor_b64 s[6:7], s[8:9], s[10:11]
1177 ; GCN-IR-NEXT:    s_sub_u32 s4, s4, s2
1178 ; GCN-IR-NEXT:    s_subb_u32 s5, s5, s2
1179 ; GCN-IR-NEXT:    s_sub_u32 s6, s6, s10
1180 ; GCN-IR-NEXT:    s_subb_u32 s7, s7, s10
1181 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[8:9], s[6:7], 0
1182 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[10:11], s[4:5], 0
1183 ; GCN-IR-NEXT:    s_or_b64 s[10:11], s[8:9], s[10:11]
1184 ; GCN-IR-NEXT:    s_flbit_i32_b32 s8, s6
1185 ; GCN-IR-NEXT:    s_add_i32 s8, s8, 32
1186 ; GCN-IR-NEXT:    s_flbit_i32_b32 s9, s7
1187 ; GCN-IR-NEXT:    s_min_u32 s12, s8, s9
1188 ; GCN-IR-NEXT:    s_flbit_i32_b32 s8, s4
1189 ; GCN-IR-NEXT:    s_add_i32 s8, s8, 32
1190 ; GCN-IR-NEXT:    s_flbit_i32_b32 s9, s5
1191 ; GCN-IR-NEXT:    s_min_u32 s16, s8, s9
1192 ; GCN-IR-NEXT:    s_sub_u32 s14, s12, s16
1193 ; GCN-IR-NEXT:    s_subb_u32 s15, 0, 0
1194 ; GCN-IR-NEXT:    v_cmp_gt_u64_e64 s[18:19], s[14:15], 63
1195 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[20:21], s[14:15], 63
1196 ; GCN-IR-NEXT:    s_or_b64 s[18:19], s[10:11], s[18:19]
1197 ; GCN-IR-NEXT:    s_and_b64 s[10:11], s[18:19], exec
1198 ; GCN-IR-NEXT:    s_cselect_b32 s11, 0, s5
1199 ; GCN-IR-NEXT:    s_cselect_b32 s10, 0, s4
1200 ; GCN-IR-NEXT:    s_or_b64 s[18:19], s[18:19], s[20:21]
1201 ; GCN-IR-NEXT:    s_mov_b64 s[8:9], 0
1202 ; GCN-IR-NEXT:    s_andn2_b64 vcc, exec, s[18:19]
1203 ; GCN-IR-NEXT:    s_cbranch_vccz .LBB9_5
1204 ; GCN-IR-NEXT:  ; %bb.1: ; %udiv-bb1
1205 ; GCN-IR-NEXT:    s_add_u32 s18, s14, 1
1206 ; GCN-IR-NEXT:    s_addc_u32 s19, s15, 0
1207 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[10:11], s[18:19], 0
1208 ; GCN-IR-NEXT:    s_sub_i32 s14, 63, s14
1209 ; GCN-IR-NEXT:    s_andn2_b64 vcc, exec, s[10:11]
1210 ; GCN-IR-NEXT:    s_lshl_b64 s[10:11], s[4:5], s14
1211 ; GCN-IR-NEXT:    s_cbranch_vccz .LBB9_4
1212 ; GCN-IR-NEXT:  ; %bb.2: ; %udiv-preheader
1213 ; GCN-IR-NEXT:    s_lshr_b64 s[14:15], s[4:5], s18
1214 ; GCN-IR-NEXT:    s_add_u32 s18, s6, -1
1215 ; GCN-IR-NEXT:    s_addc_u32 s19, s7, -1
1216 ; GCN-IR-NEXT:    s_not_b64 s[8:9], s[12:13]
1217 ; GCN-IR-NEXT:    s_add_u32 s12, s8, s16
1218 ; GCN-IR-NEXT:    s_addc_u32 s13, s9, 0
1219 ; GCN-IR-NEXT:    s_mov_b64 s[16:17], 0
1220 ; GCN-IR-NEXT:    s_mov_b32 s9, 0
1221 ; GCN-IR-NEXT:  .LBB9_3: ; %udiv-do-while
1222 ; GCN-IR-NEXT:    ; =>This Inner Loop Header: Depth=1
1223 ; GCN-IR-NEXT:    s_lshl_b64 s[14:15], s[14:15], 1
1224 ; GCN-IR-NEXT:    s_lshr_b32 s8, s11, 31
1225 ; GCN-IR-NEXT:    s_lshl_b64 s[10:11], s[10:11], 1
1226 ; GCN-IR-NEXT:    s_or_b64 s[14:15], s[14:15], s[8:9]
1227 ; GCN-IR-NEXT:    s_or_b64 s[10:11], s[16:17], s[10:11]
1228 ; GCN-IR-NEXT:    s_sub_u32 s8, s18, s14
1229 ; GCN-IR-NEXT:    s_subb_u32 s8, s19, s15
1230 ; GCN-IR-NEXT:    s_ashr_i32 s16, s8, 31
1231 ; GCN-IR-NEXT:    s_mov_b32 s17, s16
1232 ; GCN-IR-NEXT:    s_and_b32 s8, s16, 1
1233 ; GCN-IR-NEXT:    s_and_b64 s[16:17], s[16:17], s[6:7]
1234 ; GCN-IR-NEXT:    s_sub_u32 s14, s14, s16
1235 ; GCN-IR-NEXT:    s_subb_u32 s15, s15, s17
1236 ; GCN-IR-NEXT:    s_add_u32 s12, s12, 1
1237 ; GCN-IR-NEXT:    s_addc_u32 s13, s13, 0
1238 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[20:21], s[12:13], 0
1239 ; GCN-IR-NEXT:    s_mov_b64 s[16:17], s[8:9]
1240 ; GCN-IR-NEXT:    s_and_b64 vcc, exec, s[20:21]
1241 ; GCN-IR-NEXT:    s_cbranch_vccz .LBB9_3
1242 ; GCN-IR-NEXT:  .LBB9_4: ; %Flow4
1243 ; GCN-IR-NEXT:    s_lshl_b64 s[10:11], s[10:11], 1
1244 ; GCN-IR-NEXT:    s_or_b64 s[10:11], s[8:9], s[10:11]
1245 ; GCN-IR-NEXT:  .LBB9_5: ; %udiv-end
1246 ; GCN-IR-NEXT:    v_mov_b32_e32 v0, s10
1247 ; GCN-IR-NEXT:    v_mul_hi_u32 v0, s6, v0
1248 ; GCN-IR-NEXT:    s_load_dwordx2 s[12:13], s[0:1], 0x9
1249 ; GCN-IR-NEXT:    s_mul_i32 s0, s6, s11
1250 ; GCN-IR-NEXT:    v_mov_b32_e32 v2, s5
1251 ; GCN-IR-NEXT:    v_add_i32_e32 v0, vcc, s0, v0
1252 ; GCN-IR-NEXT:    s_mul_i32 s0, s7, s10
1253 ; GCN-IR-NEXT:    v_add_i32_e32 v0, vcc, s0, v0
1254 ; GCN-IR-NEXT:    s_mul_i32 s0, s6, s10
1255 ; GCN-IR-NEXT:    v_mov_b32_e32 v1, s0
1256 ; GCN-IR-NEXT:    v_sub_i32_e32 v1, vcc, s4, v1
1257 ; GCN-IR-NEXT:    v_subb_u32_e32 v0, vcc, v2, v0, vcc
1258 ; GCN-IR-NEXT:    v_xor_b32_e32 v1, s2, v1
1259 ; GCN-IR-NEXT:    v_xor_b32_e32 v0, s3, v0
1260 ; GCN-IR-NEXT:    v_mov_b32_e32 v2, s3
1261 ; GCN-IR-NEXT:    v_subrev_i32_e32 v1, vcc, s2, v1
1262 ; GCN-IR-NEXT:    s_mov_b32 s15, 0xf000
1263 ; GCN-IR-NEXT:    s_mov_b32 s14, -1
1264 ; GCN-IR-NEXT:    v_subb_u32_e32 v0, vcc, v0, v2, vcc
1265 ; GCN-IR-NEXT:    s_waitcnt lgkmcnt(0)
1266 ; GCN-IR-NEXT:    buffer_store_short v0, off, s[12:15], 0 offset:4
1267 ; GCN-IR-NEXT:    buffer_store_dword v1, off, s[12:15], 0
1268 ; GCN-IR-NEXT:    s_endpgm
1269   %1 = ashr i48 %x, 24
1270   %2 = ashr i48 %y, 24
1271   %result = srem i48 %1, %2
1272   store i48 %result, ptr addrspace(1) %out
1273   ret void
1274 }
1275
1276 define amdgpu_kernel void @s_test_srem_k_num_i64(ptr addrspace(1) %out, i64 %x) {
1277 ; GCN-LABEL: s_test_srem_k_num_i64:
1278 ; GCN:       ; %bb.0:
1279 ; GCN-NEXT:    s_load_dwordx4 s[0:3], s[0:1], 0x9
1280 ; GCN-NEXT:    s_mov_b32 s7, 0xf000
1281 ; GCN-NEXT:    s_mov_b32 s6, -1
1282 ; GCN-NEXT:    s_waitcnt lgkmcnt(0)
1283 ; GCN-NEXT:    s_ashr_i32 s4, s3, 31
1284 ; GCN-NEXT:    s_add_u32 s2, s2, s4
1285 ; GCN-NEXT:    s_mov_b32 s5, s4
1286 ; GCN-NEXT:    s_addc_u32 s3, s3, s4
1287 ; GCN-NEXT:    s_xor_b64 s[8:9], s[2:3], s[4:5]
1288 ; GCN-NEXT:    v_cvt_f32_u32_e32 v0, s8
1289 ; GCN-NEXT:    v_cvt_f32_u32_e32 v1, s9
1290 ; GCN-NEXT:    s_sub_u32 s2, 0, s8
1291 ; GCN-NEXT:    s_subb_u32 s3, 0, s9
1292 ; GCN-NEXT:    s_mov_b32 s4, s0
1293 ; GCN-NEXT:    v_madmk_f32 v0, v1, 0x4f800000, v0
1294 ; GCN-NEXT:    v_rcp_f32_e32 v0, v0
1295 ; GCN-NEXT:    s_mov_b32 s5, s1
1296 ; GCN-NEXT:    v_mul_f32_e32 v0, 0x5f7ffffc, v0
1297 ; GCN-NEXT:    v_mul_f32_e32 v1, 0x2f800000, v0
1298 ; GCN-NEXT:    v_trunc_f32_e32 v1, v1
1299 ; GCN-NEXT:    v_madmk_f32 v0, v1, 0xcf800000, v0
1300 ; GCN-NEXT:    v_cvt_u32_f32_e32 v1, v1
1301 ; GCN-NEXT:    v_cvt_u32_f32_e32 v0, v0
1302 ; GCN-NEXT:    v_mul_lo_u32 v2, s2, v1
1303 ; GCN-NEXT:    v_mul_hi_u32 v3, s2, v0
1304 ; GCN-NEXT:    v_mul_lo_u32 v5, s3, v0
1305 ; GCN-NEXT:    v_mul_lo_u32 v4, s2, v0
1306 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v2, v3
1307 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v2, v5
1308 ; GCN-NEXT:    v_mul_hi_u32 v3, v0, v4
1309 ; GCN-NEXT:    v_mul_lo_u32 v5, v0, v2
1310 ; GCN-NEXT:    v_mul_hi_u32 v7, v0, v2
1311 ; GCN-NEXT:    v_mul_hi_u32 v6, v1, v4
1312 ; GCN-NEXT:    v_mul_lo_u32 v4, v1, v4
1313 ; GCN-NEXT:    v_mul_hi_u32 v8, v1, v2
1314 ; GCN-NEXT:    v_add_i32_e32 v3, vcc, v3, v5
1315 ; GCN-NEXT:    v_addc_u32_e32 v5, vcc, 0, v7, vcc
1316 ; GCN-NEXT:    v_mul_lo_u32 v2, v1, v2
1317 ; GCN-NEXT:    v_add_i32_e32 v3, vcc, v3, v4
1318 ; GCN-NEXT:    v_addc_u32_e32 v3, vcc, v5, v6, vcc
1319 ; GCN-NEXT:    v_addc_u32_e32 v4, vcc, 0, v8, vcc
1320 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v3, v2
1321 ; GCN-NEXT:    v_addc_u32_e32 v3, vcc, 0, v4, vcc
1322 ; GCN-NEXT:    v_add_i32_e32 v0, vcc, v0, v2
1323 ; GCN-NEXT:    v_addc_u32_e32 v1, vcc, v1, v3, vcc
1324 ; GCN-NEXT:    v_mul_lo_u32 v2, s2, v1
1325 ; GCN-NEXT:    v_mul_hi_u32 v3, s2, v0
1326 ; GCN-NEXT:    v_mul_lo_u32 v4, s3, v0
1327 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v2, v3
1328 ; GCN-NEXT:    v_mul_lo_u32 v3, s2, v0
1329 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v2, v4
1330 ; GCN-NEXT:    v_mul_lo_u32 v6, v0, v2
1331 ; GCN-NEXT:    v_mul_hi_u32 v7, v0, v3
1332 ; GCN-NEXT:    v_mul_hi_u32 v8, v0, v2
1333 ; GCN-NEXT:    v_mul_hi_u32 v5, v1, v3
1334 ; GCN-NEXT:    v_mul_lo_u32 v3, v1, v3
1335 ; GCN-NEXT:    v_mul_hi_u32 v4, v1, v2
1336 ; GCN-NEXT:    v_add_i32_e32 v6, vcc, v7, v6
1337 ; GCN-NEXT:    v_addc_u32_e32 v7, vcc, 0, v8, vcc
1338 ; GCN-NEXT:    v_mul_lo_u32 v2, v1, v2
1339 ; GCN-NEXT:    v_add_i32_e32 v3, vcc, v6, v3
1340 ; GCN-NEXT:    v_addc_u32_e32 v3, vcc, v7, v5, vcc
1341 ; GCN-NEXT:    v_addc_u32_e32 v4, vcc, 0, v4, vcc
1342 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v3, v2
1343 ; GCN-NEXT:    v_addc_u32_e32 v3, vcc, 0, v4, vcc
1344 ; GCN-NEXT:    v_add_i32_e32 v0, vcc, v0, v2
1345 ; GCN-NEXT:    v_addc_u32_e32 v1, vcc, v1, v3, vcc
1346 ; GCN-NEXT:    v_mul_lo_u32 v2, v1, 24
1347 ; GCN-NEXT:    v_mul_hi_u32 v0, v0, 24
1348 ; GCN-NEXT:    v_mul_hi_u32 v1, v1, 24
1349 ; GCN-NEXT:    v_mov_b32_e32 v3, s9
1350 ; GCN-NEXT:    v_add_i32_e32 v0, vcc, v0, v2
1351 ; GCN-NEXT:    v_addc_u32_e32 v0, vcc, 0, v1, vcc
1352 ; GCN-NEXT:    v_mul_lo_u32 v1, s9, v0
1353 ; GCN-NEXT:    v_mul_hi_u32 v2, s8, v0
1354 ; GCN-NEXT:    v_mul_lo_u32 v0, s8, v0
1355 ; GCN-NEXT:    v_add_i32_e32 v1, vcc, v1, v2
1356 ; GCN-NEXT:    v_sub_i32_e32 v2, vcc, 0, v1
1357 ; GCN-NEXT:    v_sub_i32_e32 v0, vcc, 24, v0
1358 ; GCN-NEXT:    v_subb_u32_e64 v2, s[0:1], v2, v3, vcc
1359 ; GCN-NEXT:    v_subrev_i32_e64 v4, s[0:1], s8, v0
1360 ; GCN-NEXT:    v_subbrev_u32_e64 v5, s[2:3], 0, v2, s[0:1]
1361 ; GCN-NEXT:    v_cmp_le_u32_e64 s[2:3], s9, v5
1362 ; GCN-NEXT:    v_cndmask_b32_e64 v6, 0, -1, s[2:3]
1363 ; GCN-NEXT:    v_cmp_le_u32_e64 s[2:3], s8, v4
1364 ; GCN-NEXT:    v_subb_u32_e64 v2, s[0:1], v2, v3, s[0:1]
1365 ; GCN-NEXT:    v_cndmask_b32_e64 v7, 0, -1, s[2:3]
1366 ; GCN-NEXT:    v_cmp_eq_u32_e64 s[2:3], s9, v5
1367 ; GCN-NEXT:    v_subrev_i32_e64 v3, s[0:1], s8, v4
1368 ; GCN-NEXT:    v_cndmask_b32_e64 v6, v6, v7, s[2:3]
1369 ; GCN-NEXT:    v_subbrev_u32_e64 v2, s[0:1], 0, v2, s[0:1]
1370 ; GCN-NEXT:    v_subb_u32_e32 v1, vcc, 0, v1, vcc
1371 ; GCN-NEXT:    v_cmp_ne_u32_e64 s[0:1], 0, v6
1372 ; GCN-NEXT:    v_cmp_le_u32_e32 vcc, s9, v1
1373 ; GCN-NEXT:    v_cndmask_b32_e64 v3, v4, v3, s[0:1]
1374 ; GCN-NEXT:    v_cndmask_b32_e64 v4, 0, -1, vcc
1375 ; GCN-NEXT:    v_cmp_le_u32_e32 vcc, s8, v0
1376 ; GCN-NEXT:    v_cndmask_b32_e64 v2, v5, v2, s[0:1]
1377 ; GCN-NEXT:    v_cndmask_b32_e64 v5, 0, -1, vcc
1378 ; GCN-NEXT:    v_cmp_eq_u32_e32 vcc, s9, v1
1379 ; GCN-NEXT:    v_cndmask_b32_e32 v4, v4, v5, vcc
1380 ; GCN-NEXT:    v_cmp_ne_u32_e32 vcc, 0, v4
1381 ; GCN-NEXT:    v_cndmask_b32_e32 v1, v1, v2, vcc
1382 ; GCN-NEXT:    v_cndmask_b32_e32 v0, v0, v3, vcc
1383 ; GCN-NEXT:    buffer_store_dwordx2 v[0:1], off, s[4:7], 0
1384 ; GCN-NEXT:    s_endpgm
1385 ;
1386 ; GCN-IR-LABEL: s_test_srem_k_num_i64:
1387 ; GCN-IR:       ; %bb.0: ; %_udiv-special-cases
1388 ; GCN-IR-NEXT:    s_load_dwordx4 s[0:3], s[0:1], 0x9
1389 ; GCN-IR-NEXT:    s_mov_b64 s[6:7], 0
1390 ; GCN-IR-NEXT:    s_waitcnt lgkmcnt(0)
1391 ; GCN-IR-NEXT:    s_ashr_i32 s8, s3, 31
1392 ; GCN-IR-NEXT:    s_mov_b32 s9, s8
1393 ; GCN-IR-NEXT:    s_xor_b64 s[2:3], s[2:3], s[8:9]
1394 ; GCN-IR-NEXT:    s_sub_u32 s4, s2, s8
1395 ; GCN-IR-NEXT:    s_subb_u32 s5, s3, s8
1396 ; GCN-IR-NEXT:    s_flbit_i32_b32 s2, s4
1397 ; GCN-IR-NEXT:    s_add_i32 s2, s2, 32
1398 ; GCN-IR-NEXT:    s_flbit_i32_b32 s3, s5
1399 ; GCN-IR-NEXT:    s_min_u32 s8, s2, s3
1400 ; GCN-IR-NEXT:    s_add_u32 s2, s8, 0xffffffc5
1401 ; GCN-IR-NEXT:    s_addc_u32 s3, 0, -1
1402 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[10:11], s[4:5], 0
1403 ; GCN-IR-NEXT:    v_cmp_gt_u64_e64 s[12:13], s[2:3], 63
1404 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[14:15], s[2:3], 63
1405 ; GCN-IR-NEXT:    s_or_b64 s[12:13], s[10:11], s[12:13]
1406 ; GCN-IR-NEXT:    s_and_b64 s[10:11], s[12:13], exec
1407 ; GCN-IR-NEXT:    s_cselect_b32 s10, 0, 24
1408 ; GCN-IR-NEXT:    s_or_b64 s[12:13], s[12:13], s[14:15]
1409 ; GCN-IR-NEXT:    s_andn2_b64 vcc, exec, s[12:13]
1410 ; GCN-IR-NEXT:    s_mov_b32 s11, 0
1411 ; GCN-IR-NEXT:    s_cbranch_vccz .LBB10_5
1412 ; GCN-IR-NEXT:  ; %bb.1: ; %udiv-bb1
1413 ; GCN-IR-NEXT:    s_add_u32 s10, s2, 1
1414 ; GCN-IR-NEXT:    s_addc_u32 s11, s3, 0
1415 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[12:13], s[10:11], 0
1416 ; GCN-IR-NEXT:    s_sub_i32 s2, 63, s2
1417 ; GCN-IR-NEXT:    s_andn2_b64 vcc, exec, s[12:13]
1418 ; GCN-IR-NEXT:    s_lshl_b64 s[2:3], 24, s2
1419 ; GCN-IR-NEXT:    s_cbranch_vccz .LBB10_4
1420 ; GCN-IR-NEXT:  ; %bb.2: ; %udiv-preheader
1421 ; GCN-IR-NEXT:    s_lshr_b64 s[10:11], 24, s10
1422 ; GCN-IR-NEXT:    s_add_u32 s14, s4, -1
1423 ; GCN-IR-NEXT:    s_addc_u32 s15, s5, -1
1424 ; GCN-IR-NEXT:    s_sub_u32 s8, 58, s8
1425 ; GCN-IR-NEXT:    s_subb_u32 s9, 0, 0
1426 ; GCN-IR-NEXT:    s_mov_b64 s[12:13], 0
1427 ; GCN-IR-NEXT:    s_mov_b32 s7, 0
1428 ; GCN-IR-NEXT:  .LBB10_3: ; %udiv-do-while
1429 ; GCN-IR-NEXT:    ; =>This Inner Loop Header: Depth=1
1430 ; GCN-IR-NEXT:    s_lshl_b64 s[10:11], s[10:11], 1
1431 ; GCN-IR-NEXT:    s_lshr_b32 s6, s3, 31
1432 ; GCN-IR-NEXT:    s_lshl_b64 s[2:3], s[2:3], 1
1433 ; GCN-IR-NEXT:    s_or_b64 s[10:11], s[10:11], s[6:7]
1434 ; GCN-IR-NEXT:    s_or_b64 s[2:3], s[12:13], s[2:3]
1435 ; GCN-IR-NEXT:    s_sub_u32 s6, s14, s10
1436 ; GCN-IR-NEXT:    s_subb_u32 s6, s15, s11
1437 ; GCN-IR-NEXT:    s_ashr_i32 s12, s6, 31
1438 ; GCN-IR-NEXT:    s_mov_b32 s13, s12
1439 ; GCN-IR-NEXT:    s_and_b32 s6, s12, 1
1440 ; GCN-IR-NEXT:    s_and_b64 s[12:13], s[12:13], s[4:5]
1441 ; GCN-IR-NEXT:    s_sub_u32 s10, s10, s12
1442 ; GCN-IR-NEXT:    s_subb_u32 s11, s11, s13
1443 ; GCN-IR-NEXT:    s_add_u32 s8, s8, 1
1444 ; GCN-IR-NEXT:    s_addc_u32 s9, s9, 0
1445 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[16:17], s[8:9], 0
1446 ; GCN-IR-NEXT:    s_mov_b64 s[12:13], s[6:7]
1447 ; GCN-IR-NEXT:    s_and_b64 vcc, exec, s[16:17]
1448 ; GCN-IR-NEXT:    s_cbranch_vccz .LBB10_3
1449 ; GCN-IR-NEXT:  .LBB10_4: ; %Flow6
1450 ; GCN-IR-NEXT:    s_lshl_b64 s[2:3], s[2:3], 1
1451 ; GCN-IR-NEXT:    s_or_b64 s[10:11], s[6:7], s[2:3]
1452 ; GCN-IR-NEXT:  .LBB10_5: ; %udiv-end
1453 ; GCN-IR-NEXT:    v_mov_b32_e32 v0, s10
1454 ; GCN-IR-NEXT:    v_mul_hi_u32 v0, s4, v0
1455 ; GCN-IR-NEXT:    s_mul_i32 s6, s4, s11
1456 ; GCN-IR-NEXT:    s_mul_i32 s5, s5, s10
1457 ; GCN-IR-NEXT:    s_mul_i32 s4, s4, s10
1458 ; GCN-IR-NEXT:    v_add_i32_e32 v0, vcc, s6, v0
1459 ; GCN-IR-NEXT:    v_add_i32_e32 v1, vcc, s5, v0
1460 ; GCN-IR-NEXT:    v_sub_i32_e64 v0, vcc, 24, s4
1461 ; GCN-IR-NEXT:    s_mov_b32 s3, 0xf000
1462 ; GCN-IR-NEXT:    s_mov_b32 s2, -1
1463 ; GCN-IR-NEXT:    v_subb_u32_e32 v1, vcc, 0, v1, vcc
1464 ; GCN-IR-NEXT:    buffer_store_dwordx2 v[0:1], off, s[0:3], 0
1465 ; GCN-IR-NEXT:    s_endpgm
1466   %result = srem i64 24, %x
1467   store i64 %result, ptr addrspace(1) %out
1468   ret void
1469 }
1470
1471 define i64 @v_test_srem_k_num_i64(i64 %x) {
1472 ; GCN-LABEL: v_test_srem_k_num_i64:
1473 ; GCN:       ; %bb.0:
1474 ; GCN-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1475 ; GCN-NEXT:    v_ashrrev_i32_e32 v2, 31, v1
1476 ; GCN-NEXT:    v_add_i32_e32 v0, vcc, v0, v2
1477 ; GCN-NEXT:    v_addc_u32_e32 v1, vcc, v1, v2, vcc
1478 ; GCN-NEXT:    v_xor_b32_e32 v1, v1, v2
1479 ; GCN-NEXT:    v_xor_b32_e32 v0, v0, v2
1480 ; GCN-NEXT:    v_cvt_f32_u32_e32 v2, v0
1481 ; GCN-NEXT:    v_cvt_f32_u32_e32 v3, v1
1482 ; GCN-NEXT:    v_sub_i32_e32 v4, vcc, 0, v0
1483 ; GCN-NEXT:    v_subb_u32_e32 v5, vcc, 0, v1, vcc
1484 ; GCN-NEXT:    v_madmk_f32 v2, v3, 0x4f800000, v2
1485 ; GCN-NEXT:    v_rcp_f32_e32 v2, v2
1486 ; GCN-NEXT:    v_mul_f32_e32 v2, 0x5f7ffffc, v2
1487 ; GCN-NEXT:    v_mul_f32_e32 v3, 0x2f800000, v2
1488 ; GCN-NEXT:    v_trunc_f32_e32 v3, v3
1489 ; GCN-NEXT:    v_madmk_f32 v2, v3, 0xcf800000, v2
1490 ; GCN-NEXT:    v_cvt_u32_f32_e32 v2, v2
1491 ; GCN-NEXT:    v_cvt_u32_f32_e32 v3, v3
1492 ; GCN-NEXT:    v_mul_hi_u32 v6, v4, v2
1493 ; GCN-NEXT:    v_mul_lo_u32 v7, v4, v3
1494 ; GCN-NEXT:    v_mul_lo_u32 v8, v5, v2
1495 ; GCN-NEXT:    v_add_i32_e32 v6, vcc, v6, v7
1496 ; GCN-NEXT:    v_mul_lo_u32 v7, v4, v2
1497 ; GCN-NEXT:    v_add_i32_e32 v6, vcc, v6, v8
1498 ; GCN-NEXT:    v_mul_lo_u32 v8, v2, v6
1499 ; GCN-NEXT:    v_mul_hi_u32 v9, v2, v7
1500 ; GCN-NEXT:    v_mul_hi_u32 v10, v2, v6
1501 ; GCN-NEXT:    v_mul_hi_u32 v11, v3, v6
1502 ; GCN-NEXT:    v_mul_lo_u32 v6, v3, v6
1503 ; GCN-NEXT:    v_add_i32_e32 v8, vcc, v9, v8
1504 ; GCN-NEXT:    v_addc_u32_e32 v9, vcc, 0, v10, vcc
1505 ; GCN-NEXT:    v_mul_lo_u32 v10, v3, v7
1506 ; GCN-NEXT:    v_mul_hi_u32 v7, v3, v7
1507 ; GCN-NEXT:    v_add_i32_e32 v8, vcc, v8, v10
1508 ; GCN-NEXT:    v_addc_u32_e32 v7, vcc, v9, v7, vcc
1509 ; GCN-NEXT:    v_addc_u32_e32 v8, vcc, 0, v11, vcc
1510 ; GCN-NEXT:    v_add_i32_e32 v6, vcc, v7, v6
1511 ; GCN-NEXT:    v_addc_u32_e32 v7, vcc, 0, v8, vcc
1512 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v2, v6
1513 ; GCN-NEXT:    v_addc_u32_e32 v3, vcc, v3, v7, vcc
1514 ; GCN-NEXT:    v_mul_lo_u32 v6, v4, v3
1515 ; GCN-NEXT:    v_mul_hi_u32 v7, v4, v2
1516 ; GCN-NEXT:    v_mul_lo_u32 v5, v5, v2
1517 ; GCN-NEXT:    v_mul_lo_u32 v4, v4, v2
1518 ; GCN-NEXT:    v_add_i32_e32 v6, vcc, v7, v6
1519 ; GCN-NEXT:    v_add_i32_e32 v5, vcc, v6, v5
1520 ; GCN-NEXT:    v_mul_lo_u32 v8, v2, v5
1521 ; GCN-NEXT:    v_mul_hi_u32 v9, v2, v4
1522 ; GCN-NEXT:    v_mul_hi_u32 v10, v2, v5
1523 ; GCN-NEXT:    v_mul_hi_u32 v7, v3, v4
1524 ; GCN-NEXT:    v_mul_lo_u32 v4, v3, v4
1525 ; GCN-NEXT:    v_mul_hi_u32 v6, v3, v5
1526 ; GCN-NEXT:    v_add_i32_e32 v8, vcc, v9, v8
1527 ; GCN-NEXT:    v_addc_u32_e32 v9, vcc, 0, v10, vcc
1528 ; GCN-NEXT:    v_mul_lo_u32 v5, v3, v5
1529 ; GCN-NEXT:    v_add_i32_e32 v4, vcc, v8, v4
1530 ; GCN-NEXT:    v_addc_u32_e32 v4, vcc, v9, v7, vcc
1531 ; GCN-NEXT:    v_addc_u32_e32 v6, vcc, 0, v6, vcc
1532 ; GCN-NEXT:    v_add_i32_e32 v4, vcc, v4, v5
1533 ; GCN-NEXT:    v_addc_u32_e32 v5, vcc, 0, v6, vcc
1534 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v2, v4
1535 ; GCN-NEXT:    v_addc_u32_e32 v3, vcc, v3, v5, vcc
1536 ; GCN-NEXT:    v_mul_lo_u32 v4, v3, 24
1537 ; GCN-NEXT:    v_mul_hi_u32 v2, v2, 24
1538 ; GCN-NEXT:    v_mul_hi_u32 v3, v3, 24
1539 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v2, v4
1540 ; GCN-NEXT:    v_addc_u32_e32 v2, vcc, 0, v3, vcc
1541 ; GCN-NEXT:    v_mul_lo_u32 v3, v1, v2
1542 ; GCN-NEXT:    v_mul_hi_u32 v4, v0, v2
1543 ; GCN-NEXT:    v_mul_lo_u32 v2, v0, v2
1544 ; GCN-NEXT:    v_add_i32_e32 v3, vcc, v4, v3
1545 ; GCN-NEXT:    v_sub_i32_e32 v4, vcc, 0, v3
1546 ; GCN-NEXT:    v_sub_i32_e32 v2, vcc, 24, v2
1547 ; GCN-NEXT:    v_subb_u32_e64 v4, s[4:5], v4, v1, vcc
1548 ; GCN-NEXT:    v_sub_i32_e64 v5, s[4:5], v2, v0
1549 ; GCN-NEXT:    v_subbrev_u32_e64 v6, s[6:7], 0, v4, s[4:5]
1550 ; GCN-NEXT:    v_cmp_ge_u32_e64 s[6:7], v6, v1
1551 ; GCN-NEXT:    v_cndmask_b32_e64 v7, 0, -1, s[6:7]
1552 ; GCN-NEXT:    v_cmp_ge_u32_e64 s[6:7], v5, v0
1553 ; GCN-NEXT:    v_cndmask_b32_e64 v8, 0, -1, s[6:7]
1554 ; GCN-NEXT:    v_cmp_eq_u32_e64 s[6:7], v6, v1
1555 ; GCN-NEXT:    v_subb_u32_e64 v4, s[4:5], v4, v1, s[4:5]
1556 ; GCN-NEXT:    v_cndmask_b32_e64 v7, v7, v8, s[6:7]
1557 ; GCN-NEXT:    v_sub_i32_e64 v8, s[4:5], v5, v0
1558 ; GCN-NEXT:    v_subb_u32_e32 v3, vcc, 0, v3, vcc
1559 ; GCN-NEXT:    v_subbrev_u32_e64 v4, s[4:5], 0, v4, s[4:5]
1560 ; GCN-NEXT:    v_cmp_ge_u32_e32 vcc, v3, v1
1561 ; GCN-NEXT:    v_cmp_ne_u32_e64 s[4:5], 0, v7
1562 ; GCN-NEXT:    v_cndmask_b32_e64 v7, 0, -1, vcc
1563 ; GCN-NEXT:    v_cmp_ge_u32_e32 vcc, v2, v0
1564 ; GCN-NEXT:    v_cndmask_b32_e64 v0, 0, -1, vcc
1565 ; GCN-NEXT:    v_cmp_eq_u32_e32 vcc, v3, v1
1566 ; GCN-NEXT:    v_cndmask_b32_e32 v0, v7, v0, vcc
1567 ; GCN-NEXT:    v_cndmask_b32_e64 v5, v5, v8, s[4:5]
1568 ; GCN-NEXT:    v_cmp_ne_u32_e32 vcc, 0, v0
1569 ; GCN-NEXT:    v_cndmask_b32_e64 v1, v6, v4, s[4:5]
1570 ; GCN-NEXT:    v_cndmask_b32_e32 v0, v2, v5, vcc
1571 ; GCN-NEXT:    v_cndmask_b32_e32 v1, v3, v1, vcc
1572 ; GCN-NEXT:    s_setpc_b64 s[30:31]
1573 ;
1574 ; GCN-IR-LABEL: v_test_srem_k_num_i64:
1575 ; GCN-IR:       ; %bb.0: ; %_udiv-special-cases
1576 ; GCN-IR-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1577 ; GCN-IR-NEXT:    v_ashrrev_i32_e32 v2, 31, v1
1578 ; GCN-IR-NEXT:    v_xor_b32_e32 v0, v0, v2
1579 ; GCN-IR-NEXT:    v_xor_b32_e32 v1, v1, v2
1580 ; GCN-IR-NEXT:    v_sub_i32_e32 v0, vcc, v0, v2
1581 ; GCN-IR-NEXT:    v_subb_u32_e32 v1, vcc, v1, v2, vcc
1582 ; GCN-IR-NEXT:    v_ffbh_u32_e32 v2, v0
1583 ; GCN-IR-NEXT:    v_add_i32_e32 v2, vcc, 32, v2
1584 ; GCN-IR-NEXT:    v_ffbh_u32_e32 v3, v1
1585 ; GCN-IR-NEXT:    v_min_u32_e32 v6, v2, v3
1586 ; GCN-IR-NEXT:    s_movk_i32 s6, 0xffc5
1587 ; GCN-IR-NEXT:    v_add_i32_e32 v3, vcc, s6, v6
1588 ; GCN-IR-NEXT:    v_addc_u32_e64 v4, s[6:7], 0, -1, vcc
1589 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[4:5], 0, v[0:1]
1590 ; GCN-IR-NEXT:    v_cmp_lt_u64_e32 vcc, 63, v[3:4]
1591 ; GCN-IR-NEXT:    v_cmp_ne_u64_e64 s[6:7], 63, v[3:4]
1592 ; GCN-IR-NEXT:    s_or_b64 s[4:5], s[4:5], vcc
1593 ; GCN-IR-NEXT:    v_cndmask_b32_e64 v5, 24, 0, s[4:5]
1594 ; GCN-IR-NEXT:    s_xor_b64 s[4:5], s[4:5], -1
1595 ; GCN-IR-NEXT:    v_mov_b32_e32 v2, 0
1596 ; GCN-IR-NEXT:    s_and_b64 s[4:5], s[4:5], s[6:7]
1597 ; GCN-IR-NEXT:    s_and_saveexec_b64 s[6:7], s[4:5]
1598 ; GCN-IR-NEXT:    s_cbranch_execz .LBB11_6
1599 ; GCN-IR-NEXT:  ; %bb.1: ; %udiv-bb1
1600 ; GCN-IR-NEXT:    v_add_i32_e32 v7, vcc, 1, v3
1601 ; GCN-IR-NEXT:    v_addc_u32_e32 v8, vcc, 0, v4, vcc
1602 ; GCN-IR-NEXT:    v_sub_i32_e64 v2, s[4:5], 63, v3
1603 ; GCN-IR-NEXT:    v_cmp_ne_u64_e32 vcc, 0, v[7:8]
1604 ; GCN-IR-NEXT:    v_lshl_b64 v[2:3], 24, v2
1605 ; GCN-IR-NEXT:    v_mov_b32_e32 v4, 0
1606 ; GCN-IR-NEXT:    v_mov_b32_e32 v5, 0
1607 ; GCN-IR-NEXT:    s_and_saveexec_b64 s[4:5], vcc
1608 ; GCN-IR-NEXT:    s_xor_b64 s[8:9], exec, s[4:5]
1609 ; GCN-IR-NEXT:    s_cbranch_execz .LBB11_5
1610 ; GCN-IR-NEXT:  ; %bb.2: ; %udiv-preheader
1611 ; GCN-IR-NEXT:    v_add_i32_e32 v12, vcc, -1, v0
1612 ; GCN-IR-NEXT:    v_addc_u32_e32 v13, vcc, -1, v1, vcc
1613 ; GCN-IR-NEXT:    v_lshr_b64 v[8:9], 24, v7
1614 ; GCN-IR-NEXT:    v_sub_i32_e32 v6, vcc, 58, v6
1615 ; GCN-IR-NEXT:    v_mov_b32_e32 v10, 0
1616 ; GCN-IR-NEXT:    v_subb_u32_e64 v7, s[4:5], 0, 0, vcc
1617 ; GCN-IR-NEXT:    s_mov_b64 s[10:11], 0
1618 ; GCN-IR-NEXT:    v_mov_b32_e32 v11, 0
1619 ; GCN-IR-NEXT:    v_mov_b32_e32 v5, 0
1620 ; GCN-IR-NEXT:  .LBB11_3: ; %udiv-do-while
1621 ; GCN-IR-NEXT:    ; =>This Inner Loop Header: Depth=1
1622 ; GCN-IR-NEXT:    v_lshl_b64 v[8:9], v[8:9], 1
1623 ; GCN-IR-NEXT:    v_lshrrev_b32_e32 v4, 31, v3
1624 ; GCN-IR-NEXT:    v_or_b32_e32 v8, v8, v4
1625 ; GCN-IR-NEXT:    v_lshl_b64 v[2:3], v[2:3], 1
1626 ; GCN-IR-NEXT:    v_sub_i32_e32 v4, vcc, v12, v8
1627 ; GCN-IR-NEXT:    v_subb_u32_e32 v4, vcc, v13, v9, vcc
1628 ; GCN-IR-NEXT:    v_or_b32_e32 v2, v10, v2
1629 ; GCN-IR-NEXT:    v_ashrrev_i32_e32 v10, 31, v4
1630 ; GCN-IR-NEXT:    v_add_i32_e32 v6, vcc, 1, v6
1631 ; GCN-IR-NEXT:    v_or_b32_e32 v3, v11, v3
1632 ; GCN-IR-NEXT:    v_and_b32_e32 v4, 1, v10
1633 ; GCN-IR-NEXT:    v_and_b32_e32 v11, v10, v1
1634 ; GCN-IR-NEXT:    v_and_b32_e32 v10, v10, v0
1635 ; GCN-IR-NEXT:    v_addc_u32_e32 v7, vcc, 0, v7, vcc
1636 ; GCN-IR-NEXT:    v_cmp_eq_u64_e32 vcc, 0, v[6:7]
1637 ; GCN-IR-NEXT:    v_sub_i32_e64 v8, s[4:5], v8, v10
1638 ; GCN-IR-NEXT:    v_subb_u32_e64 v9, s[4:5], v9, v11, s[4:5]
1639 ; GCN-IR-NEXT:    v_mov_b32_e32 v11, v5
1640 ; GCN-IR-NEXT:    s_or_b64 s[10:11], vcc, s[10:11]
1641 ; GCN-IR-NEXT:    v_mov_b32_e32 v10, v4
1642 ; GCN-IR-NEXT:    s_andn2_b64 exec, exec, s[10:11]
1643 ; GCN-IR-NEXT:    s_cbranch_execnz .LBB11_3
1644 ; GCN-IR-NEXT:  ; %bb.4: ; %Flow
1645 ; GCN-IR-NEXT:    s_or_b64 exec, exec, s[10:11]
1646 ; GCN-IR-NEXT:  .LBB11_5: ; %Flow4
1647 ; GCN-IR-NEXT:    s_or_b64 exec, exec, s[8:9]
1648 ; GCN-IR-NEXT:    v_lshl_b64 v[6:7], v[2:3], 1
1649 ; GCN-IR-NEXT:    v_or_b32_e32 v2, v5, v7
1650 ; GCN-IR-NEXT:    v_or_b32_e32 v5, v4, v6
1651 ; GCN-IR-NEXT:  .LBB11_6: ; %Flow5
1652 ; GCN-IR-NEXT:    s_or_b64 exec, exec, s[6:7]
1653 ; GCN-IR-NEXT:    v_mul_lo_u32 v2, v0, v2
1654 ; GCN-IR-NEXT:    v_mul_hi_u32 v3, v0, v5
1655 ; GCN-IR-NEXT:    v_mul_lo_u32 v1, v1, v5
1656 ; GCN-IR-NEXT:    v_mul_lo_u32 v0, v0, v5
1657 ; GCN-IR-NEXT:    v_add_i32_e32 v2, vcc, v3, v2
1658 ; GCN-IR-NEXT:    v_add_i32_e32 v1, vcc, v2, v1
1659 ; GCN-IR-NEXT:    v_sub_i32_e32 v0, vcc, 24, v0
1660 ; GCN-IR-NEXT:    v_subb_u32_e32 v1, vcc, 0, v1, vcc
1661 ; GCN-IR-NEXT:    s_setpc_b64 s[30:31]
1662   %result = srem i64 24, %x
1663   ret i64 %result
1664 }
1665
1666 define i64 @v_test_srem_pow2_k_num_i64(i64 %x) {
1667 ; GCN-LABEL: v_test_srem_pow2_k_num_i64:
1668 ; GCN:       ; %bb.0:
1669 ; GCN-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1670 ; GCN-NEXT:    v_ashrrev_i32_e32 v2, 31, v1
1671 ; GCN-NEXT:    v_add_i32_e32 v0, vcc, v0, v2
1672 ; GCN-NEXT:    v_addc_u32_e32 v1, vcc, v1, v2, vcc
1673 ; GCN-NEXT:    v_xor_b32_e32 v1, v1, v2
1674 ; GCN-NEXT:    v_xor_b32_e32 v0, v0, v2
1675 ; GCN-NEXT:    v_cvt_f32_u32_e32 v2, v0
1676 ; GCN-NEXT:    v_cvt_f32_u32_e32 v3, v1
1677 ; GCN-NEXT:    v_sub_i32_e32 v4, vcc, 0, v0
1678 ; GCN-NEXT:    v_subb_u32_e32 v5, vcc, 0, v1, vcc
1679 ; GCN-NEXT:    v_madmk_f32 v2, v3, 0x4f800000, v2
1680 ; GCN-NEXT:    v_rcp_f32_e32 v2, v2
1681 ; GCN-NEXT:    v_mul_f32_e32 v2, 0x5f7ffffc, v2
1682 ; GCN-NEXT:    v_mul_f32_e32 v3, 0x2f800000, v2
1683 ; GCN-NEXT:    v_trunc_f32_e32 v3, v3
1684 ; GCN-NEXT:    v_madmk_f32 v2, v3, 0xcf800000, v2
1685 ; GCN-NEXT:    v_cvt_u32_f32_e32 v2, v2
1686 ; GCN-NEXT:    v_cvt_u32_f32_e32 v3, v3
1687 ; GCN-NEXT:    v_mul_hi_u32 v6, v4, v2
1688 ; GCN-NEXT:    v_mul_lo_u32 v7, v4, v3
1689 ; GCN-NEXT:    v_mul_lo_u32 v8, v5, v2
1690 ; GCN-NEXT:    v_add_i32_e32 v6, vcc, v6, v7
1691 ; GCN-NEXT:    v_mul_lo_u32 v7, v4, v2
1692 ; GCN-NEXT:    v_add_i32_e32 v6, vcc, v6, v8
1693 ; GCN-NEXT:    v_mul_lo_u32 v8, v2, v6
1694 ; GCN-NEXT:    v_mul_hi_u32 v9, v2, v7
1695 ; GCN-NEXT:    v_mul_hi_u32 v10, v2, v6
1696 ; GCN-NEXT:    v_mul_hi_u32 v11, v3, v6
1697 ; GCN-NEXT:    v_mul_lo_u32 v6, v3, v6
1698 ; GCN-NEXT:    v_add_i32_e32 v8, vcc, v9, v8
1699 ; GCN-NEXT:    v_addc_u32_e32 v9, vcc, 0, v10, vcc
1700 ; GCN-NEXT:    v_mul_lo_u32 v10, v3, v7
1701 ; GCN-NEXT:    v_mul_hi_u32 v7, v3, v7
1702 ; GCN-NEXT:    v_add_i32_e32 v8, vcc, v8, v10
1703 ; GCN-NEXT:    v_addc_u32_e32 v7, vcc, v9, v7, vcc
1704 ; GCN-NEXT:    v_addc_u32_e32 v8, vcc, 0, v11, vcc
1705 ; GCN-NEXT:    v_add_i32_e32 v6, vcc, v7, v6
1706 ; GCN-NEXT:    v_addc_u32_e32 v7, vcc, 0, v8, vcc
1707 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v2, v6
1708 ; GCN-NEXT:    v_addc_u32_e32 v3, vcc, v3, v7, vcc
1709 ; GCN-NEXT:    v_mul_lo_u32 v6, v4, v3
1710 ; GCN-NEXT:    v_mul_hi_u32 v7, v4, v2
1711 ; GCN-NEXT:    v_mul_lo_u32 v5, v5, v2
1712 ; GCN-NEXT:    v_mul_lo_u32 v4, v4, v2
1713 ; GCN-NEXT:    v_add_i32_e32 v6, vcc, v7, v6
1714 ; GCN-NEXT:    v_add_i32_e32 v5, vcc, v6, v5
1715 ; GCN-NEXT:    v_mul_lo_u32 v8, v2, v5
1716 ; GCN-NEXT:    v_mul_hi_u32 v9, v2, v4
1717 ; GCN-NEXT:    v_mul_hi_u32 v10, v2, v5
1718 ; GCN-NEXT:    v_mul_hi_u32 v7, v3, v4
1719 ; GCN-NEXT:    v_mul_lo_u32 v4, v3, v4
1720 ; GCN-NEXT:    v_mul_hi_u32 v6, v3, v5
1721 ; GCN-NEXT:    v_add_i32_e32 v8, vcc, v9, v8
1722 ; GCN-NEXT:    v_addc_u32_e32 v9, vcc, 0, v10, vcc
1723 ; GCN-NEXT:    v_mul_lo_u32 v5, v3, v5
1724 ; GCN-NEXT:    v_add_i32_e32 v4, vcc, v8, v4
1725 ; GCN-NEXT:    v_addc_u32_e32 v4, vcc, v9, v7, vcc
1726 ; GCN-NEXT:    v_addc_u32_e32 v6, vcc, 0, v6, vcc
1727 ; GCN-NEXT:    v_add_i32_e32 v4, vcc, v4, v5
1728 ; GCN-NEXT:    v_addc_u32_e32 v5, vcc, 0, v6, vcc
1729 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v2, v4
1730 ; GCN-NEXT:    v_addc_u32_e32 v2, vcc, v3, v5, vcc
1731 ; GCN-NEXT:    v_lshrrev_b32_e32 v2, 17, v2
1732 ; GCN-NEXT:    v_mul_lo_u32 v3, v1, v2
1733 ; GCN-NEXT:    v_mul_hi_u32 v4, v0, v2
1734 ; GCN-NEXT:    v_mul_lo_u32 v2, v0, v2
1735 ; GCN-NEXT:    v_add_i32_e32 v3, vcc, v4, v3
1736 ; GCN-NEXT:    v_sub_i32_e32 v4, vcc, 0, v3
1737 ; GCN-NEXT:    v_sub_i32_e32 v2, vcc, 0x8000, v2
1738 ; GCN-NEXT:    v_subb_u32_e64 v4, s[4:5], v4, v1, vcc
1739 ; GCN-NEXT:    v_sub_i32_e64 v5, s[4:5], v2, v0
1740 ; GCN-NEXT:    v_subbrev_u32_e64 v6, s[6:7], 0, v4, s[4:5]
1741 ; GCN-NEXT:    v_cmp_ge_u32_e64 s[6:7], v6, v1
1742 ; GCN-NEXT:    v_cndmask_b32_e64 v7, 0, -1, s[6:7]
1743 ; GCN-NEXT:    v_cmp_ge_u32_e64 s[6:7], v5, v0
1744 ; GCN-NEXT:    v_cndmask_b32_e64 v8, 0, -1, s[6:7]
1745 ; GCN-NEXT:    v_cmp_eq_u32_e64 s[6:7], v6, v1
1746 ; GCN-NEXT:    v_subb_u32_e64 v4, s[4:5], v4, v1, s[4:5]
1747 ; GCN-NEXT:    v_cndmask_b32_e64 v7, v7, v8, s[6:7]
1748 ; GCN-NEXT:    v_sub_i32_e64 v8, s[4:5], v5, v0
1749 ; GCN-NEXT:    v_subb_u32_e32 v3, vcc, 0, v3, vcc
1750 ; GCN-NEXT:    v_subbrev_u32_e64 v4, s[4:5], 0, v4, s[4:5]
1751 ; GCN-NEXT:    v_cmp_ge_u32_e32 vcc, v3, v1
1752 ; GCN-NEXT:    v_cmp_ne_u32_e64 s[4:5], 0, v7
1753 ; GCN-NEXT:    v_cndmask_b32_e64 v7, 0, -1, vcc
1754 ; GCN-NEXT:    v_cmp_ge_u32_e32 vcc, v2, v0
1755 ; GCN-NEXT:    v_cndmask_b32_e64 v0, 0, -1, vcc
1756 ; GCN-NEXT:    v_cmp_eq_u32_e32 vcc, v3, v1
1757 ; GCN-NEXT:    v_cndmask_b32_e32 v0, v7, v0, vcc
1758 ; GCN-NEXT:    v_cndmask_b32_e64 v5, v5, v8, s[4:5]
1759 ; GCN-NEXT:    v_cmp_ne_u32_e32 vcc, 0, v0
1760 ; GCN-NEXT:    v_cndmask_b32_e64 v1, v6, v4, s[4:5]
1761 ; GCN-NEXT:    v_cndmask_b32_e32 v0, v2, v5, vcc
1762 ; GCN-NEXT:    v_cndmask_b32_e32 v1, v3, v1, vcc
1763 ; GCN-NEXT:    s_setpc_b64 s[30:31]
1764 ;
1765 ; GCN-IR-LABEL: v_test_srem_pow2_k_num_i64:
1766 ; GCN-IR:       ; %bb.0: ; %_udiv-special-cases
1767 ; GCN-IR-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1768 ; GCN-IR-NEXT:    v_ashrrev_i32_e32 v2, 31, v1
1769 ; GCN-IR-NEXT:    v_xor_b32_e32 v0, v0, v2
1770 ; GCN-IR-NEXT:    v_xor_b32_e32 v1, v1, v2
1771 ; GCN-IR-NEXT:    v_sub_i32_e32 v0, vcc, v0, v2
1772 ; GCN-IR-NEXT:    v_subb_u32_e32 v1, vcc, v1, v2, vcc
1773 ; GCN-IR-NEXT:    v_ffbh_u32_e32 v2, v0
1774 ; GCN-IR-NEXT:    v_add_i32_e32 v2, vcc, 32, v2
1775 ; GCN-IR-NEXT:    v_ffbh_u32_e32 v3, v1
1776 ; GCN-IR-NEXT:    v_min_u32_e32 v6, v2, v3
1777 ; GCN-IR-NEXT:    s_movk_i32 s6, 0xffd0
1778 ; GCN-IR-NEXT:    v_add_i32_e32 v3, vcc, s6, v6
1779 ; GCN-IR-NEXT:    v_addc_u32_e64 v4, s[6:7], 0, -1, vcc
1780 ; GCN-IR-NEXT:    v_cmp_eq_u64_e64 s[4:5], 0, v[0:1]
1781 ; GCN-IR-NEXT:    v_cmp_lt_u64_e32 vcc, 63, v[3:4]
1782 ; GCN-IR-NEXT:    v_cmp_ne_u64_e64 s[6:7], 63, v[3:4]
1783 ; GCN-IR-NEXT:    v_mov_b32_e32 v5, 0x8000
1784 ; GCN-IR-NEXT:    s_or_b64 s[4:5], s[4:5], vcc
1785 ; GCN-IR-NEXT:    v_cndmask_b32_e64 v5, v5, 0, s[4:5]
1786 ; GCN-IR-NEXT:    s_xor_b64 s[4:5], s[4:5], -1
1787 ; GCN-IR-NEXT:    v_mov_b32_e32 v2, 0
1788 ; GCN-IR-NEXT:    s_and_b64 s[4:5], s[4:5], s[6:7]
1789 ; GCN-IR-NEXT:    s_and_saveexec_b64 s[6:7], s[4:5]
1790 ; GCN-IR-NEXT:    s_cbranch_execz .LBB12_6
1791 ; GCN-IR-NEXT:  ; %bb.1: ; %udiv-bb1
1792 ; GCN-IR-NEXT:    v_add_i32_e32 v7, vcc, 1, v3
1793 ; GCN-IR-NEXT:    v_sub_i32_e64 v2, s[4:5], 63, v3
1794 ; GCN-IR-NEXT:    v_addc_u32_e32 v8, vcc, 0, v4, vcc
1795 ; GCN-IR-NEXT:    s_mov_b64 s[4:5], 0x8000
1796 ; GCN-IR-NEXT:    v_cmp_ne_u64_e32 vcc, 0, v[7:8]
1797 ; GCN-IR-NEXT:    v_lshl_b64 v[2:3], s[4:5], v2
1798 ; GCN-IR-NEXT:    v_mov_b32_e32 v4, 0
1799 ; GCN-IR-NEXT:    v_mov_b32_e32 v5, 0
1800 ; GCN-IR-NEXT:    s_and_saveexec_b64 s[8:9], vcc
1801 ; GCN-IR-NEXT:    s_xor_b64 s[8:9], exec, s[8:9]
1802 ; GCN-IR-NEXT:    s_cbranch_execz .LBB12_5
1803 ; GCN-IR-NEXT:  ; %bb.2: ; %udiv-preheader
1804 ; GCN-IR-NEXT:    v_add_i32_e32 v12, vcc, -1, v0
1805 ; GCN-IR-NEXT:    v_addc_u32_e32 v13, vcc, -1, v1, vcc
1806 ; GCN-IR-NEXT:    v_lshr_b64 v[8:9], s[4:5], v7
1807 ; GCN-IR-NEXT:    v_sub_i32_e32 v6, vcc, 47, v6
1808 ; GCN-IR-NEXT:    v_mov_b32_e32 v10, 0
1809 ; GCN-IR-NEXT:    v_subb_u32_e64 v7, s[4:5], 0, 0, vcc
1810 ; GCN-IR-NEXT:    s_mov_b64 s[10:11], 0
1811 ; GCN-IR-NEXT:    v_mov_b32_e32 v11, 0
1812 ; GCN-IR-NEXT:    v_mov_b32_e32 v5, 0
1813 ; GCN-IR-NEXT:  .LBB12_3: ; %udiv-do-while
1814 ; GCN-IR-NEXT:    ; =>This Inner Loop Header: Depth=1
1815 ; GCN-IR-NEXT:    v_lshl_b64 v[8:9], v[8:9], 1
1816 ; GCN-IR-NEXT:    v_lshrrev_b32_e32 v4, 31, v3
1817 ; GCN-IR-NEXT:    v_or_b32_e32 v8, v8, v4
1818 ; GCN-IR-NEXT:    v_lshl_b64 v[2:3], v[2:3], 1
1819 ; GCN-IR-NEXT:    v_sub_i32_e32 v4, vcc, v12, v8
1820 ; GCN-IR-NEXT:    v_subb_u32_e32 v4, vcc, v13, v9, vcc
1821 ; GCN-IR-NEXT:    v_or_b32_e32 v2, v10, v2
1822 ; GCN-IR-NEXT:    v_ashrrev_i32_e32 v10, 31, v4
1823 ; GCN-IR-NEXT:    v_add_i32_e32 v6, vcc, 1, v6
1824 ; GCN-IR-NEXT:    v_or_b32_e32 v3, v11, v3
1825 ; GCN-IR-NEXT:    v_and_b32_e32 v4, 1, v10
1826 ; GCN-IR-NEXT:    v_and_b32_e32 v11, v10, v1
1827 ; GCN-IR-NEXT:    v_and_b32_e32 v10, v10, v0
1828 ; GCN-IR-NEXT:    v_addc_u32_e32 v7, vcc, 0, v7, vcc
1829 ; GCN-IR-NEXT:    v_cmp_eq_u64_e32 vcc, 0, v[6:7]
1830 ; GCN-IR-NEXT:    v_sub_i32_e64 v8, s[4:5], v8, v10
1831 ; GCN-IR-NEXT:    v_subb_u32_e64 v9, s[4:5], v9, v11, s[4:5]
1832 ; GCN-IR-NEXT:    v_mov_b32_e32 v11, v5
1833 ; GCN-IR-NEXT:    s_or_b64 s[10:11], vcc, s[10:11]
1834 ; GCN-IR-NEXT:    v_mov_b32_e32 v10, v4
1835 ; GCN-IR-NEXT:    s_andn2_b64 exec, exec, s[10:11]
1836 ; GCN-IR-NEXT:    s_cbranch_execnz .LBB12_3
1837 ; GCN-IR-NEXT:  ; %bb.4: ; %Flow
1838 ; GCN-IR-NEXT:    s_or_b64 exec, exec, s[10:11]
1839 ; GCN-IR-NEXT:  .LBB12_5: ; %Flow4
1840 ; GCN-IR-NEXT:    s_or_b64 exec, exec, s[8:9]
1841 ; GCN-IR-NEXT:    v_lshl_b64 v[6:7], v[2:3], 1
1842 ; GCN-IR-NEXT:    v_or_b32_e32 v2, v5, v7
1843 ; GCN-IR-NEXT:    v_or_b32_e32 v5, v4, v6
1844 ; GCN-IR-NEXT:  .LBB12_6: ; %Flow5
1845 ; GCN-IR-NEXT:    s_or_b64 exec, exec, s[6:7]
1846 ; GCN-IR-NEXT:    v_mul_lo_u32 v2, v0, v2
1847 ; GCN-IR-NEXT:    v_mul_hi_u32 v3, v0, v5
1848 ; GCN-IR-NEXT:    v_mul_lo_u32 v1, v1, v5
1849 ; GCN-IR-NEXT:    v_mul_lo_u32 v0, v0, v5
1850 ; GCN-IR-NEXT:    v_add_i32_e32 v2, vcc, v3, v2
1851 ; GCN-IR-NEXT:    v_add_i32_e32 v1, vcc, v2, v1
1852 ; GCN-IR-NEXT:    v_sub_i32_e32 v0, vcc, 0x8000, v0
1853 ; GCN-IR-NEXT:    v_subb_u32_e32 v1, vcc, 0, v1, vcc
1854 ; GCN-IR-NEXT:    s_setpc_b64 s[30:31]
1855   %result = srem i64 32768, %x
1856   ret i64 %result
1857 }
1858
1859 define i64 @v_test_srem_pow2_k_den_i64(i64 %x) {
1860 ; GCN-LABEL: v_test_srem_pow2_k_den_i64:
1861 ; GCN:       ; %bb.0:
1862 ; GCN-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1863 ; GCN-NEXT:    v_ashrrev_i32_e32 v2, 31, v1
1864 ; GCN-NEXT:    v_lshrrev_b32_e32 v2, 17, v2
1865 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v0, v2
1866 ; GCN-NEXT:    v_addc_u32_e32 v3, vcc, 0, v1, vcc
1867 ; GCN-NEXT:    v_and_b32_e32 v2, 0xffff8000, v2
1868 ; GCN-NEXT:    v_sub_i32_e32 v0, vcc, v0, v2
1869 ; GCN-NEXT:    v_subb_u32_e32 v1, vcc, v1, v3, vcc
1870 ; GCN-NEXT:    s_setpc_b64 s[30:31]
1871 ;
1872 ; GCN-IR-LABEL: v_test_srem_pow2_k_den_i64:
1873 ; GCN-IR:       ; %bb.0: ; %_udiv-special-cases
1874 ; GCN-IR-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1875 ; GCN-IR-NEXT:    v_ashrrev_i32_e32 v2, 31, v1
1876 ; GCN-IR-NEXT:    v_xor_b32_e32 v0, v0, v2
1877 ; GCN-IR-NEXT:    v_xor_b32_e32 v1, v1, v2
1878 ; GCN-IR-NEXT:    v_sub_i32_e32 v0, vcc, v0, v2
1879 ; GCN-IR-NEXT:    v_subb_u32_e32 v1, vcc, v1, v2, vcc
1880 ; GCN-IR-NEXT:    v_ffbh_u32_e32 v3, v0
1881 ; GCN-IR-NEXT:    v_add_i32_e64 v3, s[4:5], 32, v3
1882 ; GCN-IR-NEXT:    v_ffbh_u32_e32 v4, v1
1883 ; GCN-IR-NEXT:    v_min_u32_e32 v8, v3, v4
1884 ; GCN-IR-NEXT:    v_sub_i32_e64 v4, s[4:5], 48, v8
1885 ; GCN-IR-NEXT:    v_subb_u32_e64 v5, s[4:5], 0, 0, s[4:5]
1886 ; GCN-IR-NEXT:    v_cmp_eq_u64_e32 vcc, 0, v[0:1]
1887 ; GCN-IR-NEXT:    v_cmp_lt_u64_e64 s[4:5], 63, v[4:5]
1888 ; GCN-IR-NEXT:    v_mov_b32_e32 v3, v2
1889 ; GCN-IR-NEXT:    s_or_b64 s[4:5], vcc, s[4:5]
1890 ; GCN-IR-NEXT:    v_cmp_ne_u64_e32 vcc, 63, v[4:5]
1891 ; GCN-IR-NEXT:    s_xor_b64 s[6:7], s[4:5], -1
1892 ; GCN-IR-NEXT:    v_cndmask_b32_e64 v7, v1, 0, s[4:5]
1893 ; GCN-IR-NEXT:    v_cndmask_b32_e64 v6, v0, 0, s[4:5]
1894 ; GCN-IR-NEXT:    s_and_b64 s[4:5], s[6:7], vcc
1895 ; GCN-IR-NEXT:    s_and_saveexec_b64 s[6:7], s[4:5]
1896 ; GCN-IR-NEXT:    s_cbranch_execz .LBB13_6
1897 ; GCN-IR-NEXT:  ; %bb.1: ; %udiv-bb1
1898 ; GCN-IR-NEXT:    v_add_i32_e32 v9, vcc, 1, v4
1899 ; GCN-IR-NEXT:    v_addc_u32_e32 v10, vcc, 0, v5, vcc
1900 ; GCN-IR-NEXT:    v_sub_i32_e64 v4, s[4:5], 63, v4
1901 ; GCN-IR-NEXT:    v_cmp_ne_u64_e32 vcc, 0, v[9:10]
1902 ; GCN-IR-NEXT:    v_lshl_b64 v[4:5], v[0:1], v4
1903 ; GCN-IR-NEXT:    v_mov_b32_e32 v6, 0
1904 ; GCN-IR-NEXT:    v_mov_b32_e32 v7, 0
1905 ; GCN-IR-NEXT:    s_and_saveexec_b64 s[4:5], vcc
1906 ; GCN-IR-NEXT:    s_xor_b64 s[8:9], exec, s[4:5]
1907 ; GCN-IR-NEXT:    s_cbranch_execz .LBB13_5
1908 ; GCN-IR-NEXT:  ; %bb.2: ; %udiv-preheader
1909 ; GCN-IR-NEXT:    v_lshr_b64 v[10:11], v[0:1], v9
1910 ; GCN-IR-NEXT:    v_add_i32_e32 v8, vcc, 0xffffffcf, v8
1911 ; GCN-IR-NEXT:    v_mov_b32_e32 v12, 0
1912 ; GCN-IR-NEXT:    v_addc_u32_e64 v9, s[4:5], 0, -1, vcc
1913 ; GCN-IR-NEXT:    s_mov_b64 s[10:11], 0
1914 ; GCN-IR-NEXT:    v_mov_b32_e32 v13, 0
1915 ; GCN-IR-NEXT:    v_mov_b32_e32 v7, 0
1916 ; GCN-IR-NEXT:    s_movk_i32 s12, 0x7fff
1917 ; GCN-IR-NEXT:  .LBB13_3: ; %udiv-do-while
1918 ; GCN-IR-NEXT:    ; =>This Inner Loop Header: Depth=1
1919 ; GCN-IR-NEXT:    v_lshl_b64 v[10:11], v[10:11], 1
1920 ; GCN-IR-NEXT:    v_lshrrev_b32_e32 v6, 31, v5
1921 ; GCN-IR-NEXT:    v_or_b32_e32 v10, v10, v6
1922 ; GCN-IR-NEXT:    v_sub_i32_e32 v6, vcc, s12, v10
1923 ; GCN-IR-NEXT:    v_lshl_b64 v[4:5], v[4:5], 1
1924 ; GCN-IR-NEXT:    v_subb_u32_e32 v6, vcc, 0, v11, vcc
1925 ; GCN-IR-NEXT:    v_add_i32_e32 v8, vcc, 1, v8
1926 ; GCN-IR-NEXT:    v_or_b32_e32 v4, v12, v4
1927 ; GCN-IR-NEXT:    v_ashrrev_i32_e32 v12, 31, v6
1928 ; GCN-IR-NEXT:    v_addc_u32_e32 v9, vcc, 0, v9, vcc
1929 ; GCN-IR-NEXT:    v_and_b32_e32 v6, 1, v12
1930 ; GCN-IR-NEXT:    v_and_b32_e32 v12, 0x8000, v12
1931 ; GCN-IR-NEXT:    v_cmp_eq_u64_e32 vcc, 0, v[8:9]
1932 ; GCN-IR-NEXT:    v_or_b32_e32 v5, v13, v5
1933 ; GCN-IR-NEXT:    v_sub_i32_e64 v10, s[4:5], v10, v12
1934 ; GCN-IR-NEXT:    v_mov_b32_e32 v13, v7
1935 ; GCN-IR-NEXT:    v_subbrev_u32_e64 v11, s[4:5], 0, v11, s[4:5]
1936 ; GCN-IR-NEXT:    s_or_b64 s[10:11], vcc, s[10:11]
1937 ; GCN-IR-NEXT:    v_mov_b32_e32 v12, v6
1938 ; GCN-IR-NEXT:    s_andn2_b64 exec, exec, s[10:11]
1939 ; GCN-IR-NEXT:    s_cbranch_execnz .LBB13_3
1940 ; GCN-IR-NEXT:  ; %bb.4: ; %Flow
1941 ; GCN-IR-NEXT:    s_or_b64 exec, exec, s[10:11]
1942 ; GCN-IR-NEXT:  .LBB13_5: ; %Flow4
1943 ; GCN-IR-NEXT:    s_or_b64 exec, exec, s[8:9]
1944 ; GCN-IR-NEXT:    v_lshl_b64 v[4:5], v[4:5], 1
1945 ; GCN-IR-NEXT:    v_or_b32_e32 v7, v7, v5
1946 ; GCN-IR-NEXT:    v_or_b32_e32 v6, v6, v4
1947 ; GCN-IR-NEXT:  .LBB13_6: ; %Flow5
1948 ; GCN-IR-NEXT:    s_or_b64 exec, exec, s[6:7]
1949 ; GCN-IR-NEXT:    v_lshl_b64 v[4:5], v[6:7], 15
1950 ; GCN-IR-NEXT:    v_sub_i32_e32 v0, vcc, v0, v4
1951 ; GCN-IR-NEXT:    v_subb_u32_e32 v1, vcc, v1, v5, vcc
1952 ; GCN-IR-NEXT:    v_xor_b32_e32 v0, v0, v2
1953 ; GCN-IR-NEXT:    v_xor_b32_e32 v1, v1, v3
1954 ; GCN-IR-NEXT:    v_sub_i32_e32 v0, vcc, v0, v2
1955 ; GCN-IR-NEXT:    v_subb_u32_e32 v1, vcc, v1, v3, vcc
1956 ; GCN-IR-NEXT:    s_setpc_b64 s[30:31]
1957   %result = srem i64 %x, 32768
1958   ret i64 %result
1959 }
1960
1961 define amdgpu_kernel void @s_test_srem24_k_num_i64(ptr addrspace(1) %out, i64 %x) {
1962 ; GCN-LABEL: s_test_srem24_k_num_i64:
1963 ; GCN:       ; %bb.0:
1964 ; GCN-NEXT:    s_load_dwordx4 s[0:3], s[0:1], 0x9
1965 ; GCN-NEXT:    s_mov_b32 s7, 0xf000
1966 ; GCN-NEXT:    s_mov_b32 s6, -1
1967 ; GCN-NEXT:    s_waitcnt lgkmcnt(0)
1968 ; GCN-NEXT:    s_ashr_i64 s[2:3], s[2:3], 40
1969 ; GCN-NEXT:    v_cvt_f32_i32_e32 v0, s2
1970 ; GCN-NEXT:    s_mov_b32 s3, 0x41c00000
1971 ; GCN-NEXT:    s_mov_b32 s4, s0
1972 ; GCN-NEXT:    s_ashr_i32 s0, s2, 30
1973 ; GCN-NEXT:    v_rcp_iflag_f32_e32 v1, v0
1974 ; GCN-NEXT:    s_mov_b32 s5, s1
1975 ; GCN-NEXT:    s_or_b32 s8, s0, 1
1976 ; GCN-NEXT:    v_mul_f32_e32 v1, 0x41c00000, v1
1977 ; GCN-NEXT:    v_trunc_f32_e32 v1, v1
1978 ; GCN-NEXT:    v_mad_f32 v2, -v1, v0, s3
1979 ; GCN-NEXT:    v_cvt_i32_f32_e32 v1, v1
1980 ; GCN-NEXT:    v_cmp_ge_f32_e64 s[0:1], |v2|, |v0|
1981 ; GCN-NEXT:    s_and_b64 s[0:1], s[0:1], exec
1982 ; GCN-NEXT:    s_cselect_b32 s0, s8, 0
1983 ; GCN-NEXT:    v_readfirstlane_b32 s1, v1
1984 ; GCN-NEXT:    s_add_i32 s0, s1, s0
1985 ; GCN-NEXT:    s_mul_i32 s0, s0, s2
1986 ; GCN-NEXT:    s_sub_i32 s0, 24, s0
1987 ; GCN-NEXT:    s_bfe_i32 s0, s0, 0x180000
1988 ; GCN-NEXT:    s_ashr_i32 s1, s0, 31
1989 ; GCN-NEXT:    v_mov_b32_e32 v0, s0
1990 ; GCN-NEXT:    v_mov_b32_e32 v1, s1
1991 ; GCN-NEXT:    buffer_store_dwordx2 v[0:1], off, s[4:7], 0
1992 ; GCN-NEXT:    s_endpgm
1993 ;
1994 ; GCN-IR-LABEL: s_test_srem24_k_num_i64:
1995 ; GCN-IR:       ; %bb.0:
1996 ; GCN-IR-NEXT:    s_load_dwordx4 s[0:3], s[0:1], 0x9
1997 ; GCN-IR-NEXT:    s_mov_b32 s7, 0xf000
1998 ; GCN-IR-NEXT:    s_mov_b32 s6, -1
1999 ; GCN-IR-NEXT:    s_waitcnt lgkmcnt(0)
2000 ; GCN-IR-NEXT:    s_ashr_i64 s[2:3], s[2:3], 40
2001 ; GCN-IR-NEXT:    v_cvt_f32_i32_e32 v0, s2
2002 ; GCN-IR-NEXT:    s_mov_b32 s3, 0x41c00000
2003 ; GCN-IR-NEXT:    s_mov_b32 s4, s0
2004 ; GCN-IR-NEXT:    s_ashr_i32 s0, s2, 30
2005 ; GCN-IR-NEXT:    v_rcp_iflag_f32_e32 v1, v0
2006 ; GCN-IR-NEXT:    s_mov_b32 s5, s1
2007 ; GCN-IR-NEXT:    s_or_b32 s8, s0, 1
2008 ; GCN-IR-NEXT:    v_mul_f32_e32 v1, 0x41c00000, v1
2009 ; GCN-IR-NEXT:    v_trunc_f32_e32 v1, v1
2010 ; GCN-IR-NEXT:    v_mad_f32 v2, -v1, v0, s3
2011 ; GCN-IR-NEXT:    v_cvt_i32_f32_e32 v1, v1
2012 ; GCN-IR-NEXT:    v_cmp_ge_f32_e64 s[0:1], |v2|, |v0|
2013 ; GCN-IR-NEXT:    s_and_b64 s[0:1], s[0:1], exec
2014 ; GCN-IR-NEXT:    s_cselect_b32 s0, s8, 0
2015 ; GCN-IR-NEXT:    v_readfirstlane_b32 s1, v1
2016 ; GCN-IR-NEXT:    s_add_i32 s0, s1, s0
2017 ; GCN-IR-NEXT:    s_mul_i32 s0, s0, s2
2018 ; GCN-IR-NEXT:    s_sub_i32 s0, 24, s0
2019 ; GCN-IR-NEXT:    s_bfe_i32 s0, s0, 0x180000
2020 ; GCN-IR-NEXT:    s_ashr_i32 s1, s0, 31
2021 ; GCN-IR-NEXT:    v_mov_b32_e32 v0, s0
2022 ; GCN-IR-NEXT:    v_mov_b32_e32 v1, s1
2023 ; GCN-IR-NEXT:    buffer_store_dwordx2 v[0:1], off, s[4:7], 0
2024 ; GCN-IR-NEXT:    s_endpgm
2025   %x.shr = ashr i64 %x, 40
2026   %result = srem i64 24, %x.shr
2027   store i64 %result, ptr addrspace(1) %out
2028   ret void
2029 }
2030
2031 define amdgpu_kernel void @s_test_srem24_k_den_i64(ptr addrspace(1) %out, i64 %x) {
2032 ; GCN-LABEL: s_test_srem24_k_den_i64:
2033 ; GCN:       ; %bb.0:
2034 ; GCN-NEXT:    s_load_dwordx4 s[0:3], s[0:1], 0x9
2035 ; GCN-NEXT:    s_mov_b32 s8, 0x46b6fe00
2036 ; GCN-NEXT:    s_mov_b32 s7, 0xf000
2037 ; GCN-NEXT:    s_mov_b32 s6, -1
2038 ; GCN-NEXT:    s_waitcnt lgkmcnt(0)
2039 ; GCN-NEXT:    s_ashr_i64 s[2:3], s[2:3], 40
2040 ; GCN-NEXT:    v_cvt_f32_i32_e32 v0, s2
2041 ; GCN-NEXT:    s_mov_b32 s4, s0
2042 ; GCN-NEXT:    s_ashr_i32 s0, s2, 30
2043 ; GCN-NEXT:    s_mov_b32 s5, s1
2044 ; GCN-NEXT:    v_mul_f32_e32 v1, 0x38331158, v0
2045 ; GCN-NEXT:    v_trunc_f32_e32 v1, v1
2046 ; GCN-NEXT:    v_mad_f32 v0, -v1, s8, v0
2047 ; GCN-NEXT:    v_cvt_i32_f32_e32 v1, v1
2048 ; GCN-NEXT:    s_or_b32 s3, s0, 1
2049 ; GCN-NEXT:    v_cmp_ge_f32_e64 s[0:1], |v0|, s8
2050 ; GCN-NEXT:    s_and_b64 s[0:1], s[0:1], exec
2051 ; GCN-NEXT:    s_cselect_b32 s0, s3, 0
2052 ; GCN-NEXT:    v_readfirstlane_b32 s1, v1
2053 ; GCN-NEXT:    s_add_i32 s0, s1, s0
2054 ; GCN-NEXT:    s_mulk_i32 s0, 0x5b7f
2055 ; GCN-NEXT:    s_sub_i32 s0, s2, s0
2056 ; GCN-NEXT:    s_bfe_i32 s0, s0, 0x180000
2057 ; GCN-NEXT:    s_ashr_i32 s1, s0, 31
2058 ; GCN-NEXT:    v_mov_b32_e32 v0, s0
2059 ; GCN-NEXT:    v_mov_b32_e32 v1, s1
2060 ; GCN-NEXT:    buffer_store_dwordx2 v[0:1], off, s[4:7], 0
2061 ; GCN-NEXT:    s_endpgm
2062 ;
2063 ; GCN-IR-LABEL: s_test_srem24_k_den_i64:
2064 ; GCN-IR:       ; %bb.0:
2065 ; GCN-IR-NEXT:    s_load_dwordx4 s[0:3], s[0:1], 0x9
2066 ; GCN-IR-NEXT:    s_mov_b32 s8, 0x46b6fe00
2067 ; GCN-IR-NEXT:    s_mov_b32 s7, 0xf000
2068 ; GCN-IR-NEXT:    s_mov_b32 s6, -1
2069 ; GCN-IR-NEXT:    s_waitcnt lgkmcnt(0)
2070 ; GCN-IR-NEXT:    s_ashr_i64 s[2:3], s[2:3], 40
2071 ; GCN-IR-NEXT:    v_cvt_f32_i32_e32 v0, s2
2072 ; GCN-IR-NEXT:    s_mov_b32 s4, s0
2073 ; GCN-IR-NEXT:    s_ashr_i32 s0, s2, 30
2074 ; GCN-IR-NEXT:    s_mov_b32 s5, s1
2075 ; GCN-IR-NEXT:    v_mul_f32_e32 v1, 0x38331158, v0
2076 ; GCN-IR-NEXT:    v_trunc_f32_e32 v1, v1
2077 ; GCN-IR-NEXT:    v_mad_f32 v0, -v1, s8, v0
2078 ; GCN-IR-NEXT:    v_cvt_i32_f32_e32 v1, v1
2079 ; GCN-IR-NEXT:    s_or_b32 s3, s0, 1
2080 ; GCN-IR-NEXT:    v_cmp_ge_f32_e64 s[0:1], |v0|, s8
2081 ; GCN-IR-NEXT:    s_and_b64 s[0:1], s[0:1], exec
2082 ; GCN-IR-NEXT:    s_cselect_b32 s0, s3, 0
2083 ; GCN-IR-NEXT:    v_readfirstlane_b32 s1, v1
2084 ; GCN-IR-NEXT:    s_add_i32 s0, s1, s0
2085 ; GCN-IR-NEXT:    s_mulk_i32 s0, 0x5b7f
2086 ; GCN-IR-NEXT:    s_sub_i32 s0, s2, s0
2087 ; GCN-IR-NEXT:    s_bfe_i32 s0, s0, 0x180000
2088 ; GCN-IR-NEXT:    s_ashr_i32 s1, s0, 31
2089 ; GCN-IR-NEXT:    v_mov_b32_e32 v0, s0
2090 ; GCN-IR-NEXT:    v_mov_b32_e32 v1, s1
2091 ; GCN-IR-NEXT:    buffer_store_dwordx2 v[0:1], off, s[4:7], 0
2092 ; GCN-IR-NEXT:    s_endpgm
2093   %x.shr = ashr i64 %x, 40
2094   %result = srem i64 %x.shr, 23423
2095   store i64 %result, ptr addrspace(1) %out
2096   ret void
2097 }
2098
2099 define i64 @v_test_srem24_k_num_i64(i64 %x) {
2100 ; GCN-LABEL: v_test_srem24_k_num_i64:
2101 ; GCN:       ; %bb.0:
2102 ; GCN-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2103 ; GCN-NEXT:    v_ashr_i64 v[0:1], v[0:1], 40
2104 ; GCN-NEXT:    s_mov_b32 s4, 0x41c00000
2105 ; GCN-NEXT:    v_cvt_f32_i32_e32 v1, v0
2106 ; GCN-NEXT:    v_ashrrev_i32_e32 v3, 30, v0
2107 ; GCN-NEXT:    v_or_b32_e32 v3, 1, v3
2108 ; GCN-NEXT:    v_rcp_iflag_f32_e32 v2, v1
2109 ; GCN-NEXT:    v_mul_f32_e32 v2, 0x41c00000, v2
2110 ; GCN-NEXT:    v_trunc_f32_e32 v2, v2
2111 ; GCN-NEXT:    v_mad_f32 v4, -v2, v1, s4
2112 ; GCN-NEXT:    v_cvt_i32_f32_e32 v2, v2
2113 ; GCN-NEXT:    v_cmp_ge_f32_e64 vcc, |v4|, |v1|
2114 ; GCN-NEXT:    v_cndmask_b32_e32 v1, 0, v3, vcc
2115 ; GCN-NEXT:    v_add_i32_e32 v1, vcc, v2, v1
2116 ; GCN-NEXT:    v_mul_lo_u32 v0, v1, v0
2117 ; GCN-NEXT:    v_sub_i32_e32 v0, vcc, 24, v0
2118 ; GCN-NEXT:    v_bfe_i32 v0, v0, 0, 24
2119 ; GCN-NEXT:    v_ashrrev_i32_e32 v1, 31, v0
2120 ; GCN-NEXT:    s_setpc_b64 s[30:31]
2121 ;
2122 ; GCN-IR-LABEL: v_test_srem24_k_num_i64:
2123 ; GCN-IR:       ; %bb.0:
2124 ; GCN-IR-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2125 ; GCN-IR-NEXT:    v_ashr_i64 v[0:1], v[0:1], 40
2126 ; GCN-IR-NEXT:    s_mov_b32 s4, 0x41c00000
2127 ; GCN-IR-NEXT:    v_cvt_f32_i32_e32 v1, v0
2128 ; GCN-IR-NEXT:    v_ashrrev_i32_e32 v3, 30, v0
2129 ; GCN-IR-NEXT:    v_or_b32_e32 v3, 1, v3
2130 ; GCN-IR-NEXT:    v_rcp_iflag_f32_e32 v2, v1
2131 ; GCN-IR-NEXT:    v_mul_f32_e32 v2, 0x41c00000, v2
2132 ; GCN-IR-NEXT:    v_trunc_f32_e32 v2, v2
2133 ; GCN-IR-NEXT:    v_mad_f32 v4, -v2, v1, s4
2134 ; GCN-IR-NEXT:    v_cvt_i32_f32_e32 v2, v2
2135 ; GCN-IR-NEXT:    v_cmp_ge_f32_e64 vcc, |v4|, |v1|
2136 ; GCN-IR-NEXT:    v_cndmask_b32_e32 v1, 0, v3, vcc
2137 ; GCN-IR-NEXT:    v_add_i32_e32 v1, vcc, v2, v1
2138 ; GCN-IR-NEXT:    v_mul_lo_u32 v0, v1, v0
2139 ; GCN-IR-NEXT:    v_sub_i32_e32 v0, vcc, 24, v0
2140 ; GCN-IR-NEXT:    v_bfe_i32 v0, v0, 0, 24
2141 ; GCN-IR-NEXT:    v_ashrrev_i32_e32 v1, 31, v0
2142 ; GCN-IR-NEXT:    s_setpc_b64 s[30:31]
2143   %x.shr = ashr i64 %x, 40
2144   %result = srem i64 24, %x.shr
2145   ret i64 %result
2146 }
2147
2148 define i64 @v_test_srem24_pow2_k_num_i64(i64 %x) {
2149 ; GCN-LABEL: v_test_srem24_pow2_k_num_i64:
2150 ; GCN:       ; %bb.0:
2151 ; GCN-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2152 ; GCN-NEXT:    v_ashr_i64 v[0:1], v[0:1], 40
2153 ; GCN-NEXT:    s_mov_b32 s4, 0x47000000
2154 ; GCN-NEXT:    v_cvt_f32_i32_e32 v1, v0
2155 ; GCN-NEXT:    v_ashrrev_i32_e32 v3, 30, v0
2156 ; GCN-NEXT:    v_or_b32_e32 v3, 1, v3
2157 ; GCN-NEXT:    v_rcp_iflag_f32_e32 v2, v1
2158 ; GCN-NEXT:    v_mul_f32_e32 v2, 0x47000000, v2
2159 ; GCN-NEXT:    v_trunc_f32_e32 v2, v2
2160 ; GCN-NEXT:    v_mad_f32 v4, -v2, v1, s4
2161 ; GCN-NEXT:    v_cvt_i32_f32_e32 v2, v2
2162 ; GCN-NEXT:    v_cmp_ge_f32_e64 vcc, |v4|, |v1|
2163 ; GCN-NEXT:    v_cndmask_b32_e32 v1, 0, v3, vcc
2164 ; GCN-NEXT:    v_add_i32_e32 v1, vcc, v2, v1
2165 ; GCN-NEXT:    v_mul_lo_u32 v0, v1, v0
2166 ; GCN-NEXT:    v_sub_i32_e32 v0, vcc, 0x8000, v0
2167 ; GCN-NEXT:    v_bfe_i32 v0, v0, 0, 24
2168 ; GCN-NEXT:    v_ashrrev_i32_e32 v1, 31, v0
2169 ; GCN-NEXT:    s_setpc_b64 s[30:31]
2170 ;
2171 ; GCN-IR-LABEL: v_test_srem24_pow2_k_num_i64:
2172 ; GCN-IR:       ; %bb.0:
2173 ; GCN-IR-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2174 ; GCN-IR-NEXT:    v_ashr_i64 v[0:1], v[0:1], 40
2175 ; GCN-IR-NEXT:    s_mov_b32 s4, 0x47000000
2176 ; GCN-IR-NEXT:    v_cvt_f32_i32_e32 v1, v0
2177 ; GCN-IR-NEXT:    v_ashrrev_i32_e32 v3, 30, v0
2178 ; GCN-IR-NEXT:    v_or_b32_e32 v3, 1, v3
2179 ; GCN-IR-NEXT:    v_rcp_iflag_f32_e32 v2, v1
2180 ; GCN-IR-NEXT:    v_mul_f32_e32 v2, 0x47000000, v2
2181 ; GCN-IR-NEXT:    v_trunc_f32_e32 v2, v2
2182 ; GCN-IR-NEXT:    v_mad_f32 v4, -v2, v1, s4
2183 ; GCN-IR-NEXT:    v_cvt_i32_f32_e32 v2, v2
2184 ; GCN-IR-NEXT:    v_cmp_ge_f32_e64 vcc, |v4|, |v1|
2185 ; GCN-IR-NEXT:    v_cndmask_b32_e32 v1, 0, v3, vcc
2186 ; GCN-IR-NEXT:    v_add_i32_e32 v1, vcc, v2, v1
2187 ; GCN-IR-NEXT:    v_mul_lo_u32 v0, v1, v0
2188 ; GCN-IR-NEXT:    v_sub_i32_e32 v0, vcc, 0x8000, v0
2189 ; GCN-IR-NEXT:    v_bfe_i32 v0, v0, 0, 24
2190 ; GCN-IR-NEXT:    v_ashrrev_i32_e32 v1, 31, v0
2191 ; GCN-IR-NEXT:    s_setpc_b64 s[30:31]
2192   %x.shr = ashr i64 %x, 40
2193   %result = srem i64 32768, %x.shr
2194   ret i64 %result
2195 }
2196
2197 define i64 @v_test_srem24_pow2_k_den_i64(i64 %x) {
2198 ; GCN-LABEL: v_test_srem24_pow2_k_den_i64:
2199 ; GCN:       ; %bb.0:
2200 ; GCN-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2201 ; GCN-NEXT:    v_ashr_i64 v[0:1], v[0:1], 40
2202 ; GCN-NEXT:    v_lshrrev_b32_e32 v2, 17, v1
2203 ; GCN-NEXT:    v_add_i32_e32 v2, vcc, v0, v2
2204 ; GCN-NEXT:    v_addc_u32_e32 v3, vcc, 0, v1, vcc
2205 ; GCN-NEXT:    v_and_b32_e32 v2, 0xffff8000, v2
2206 ; GCN-NEXT:    v_sub_i32_e32 v0, vcc, v0, v2
2207 ; GCN-NEXT:    v_subb_u32_e32 v1, vcc, v1, v3, vcc
2208 ; GCN-NEXT:    s_setpc_b64 s[30:31]
2209 ;
2210 ; GCN-IR-LABEL: v_test_srem24_pow2_k_den_i64:
2211 ; GCN-IR:       ; %bb.0:
2212 ; GCN-IR-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2213 ; GCN-IR-NEXT:    v_ashr_i64 v[0:1], v[0:1], 40
2214 ; GCN-IR-NEXT:    s_mov_b32 s4, 0x47000000
2215 ; GCN-IR-NEXT:    v_cvt_f32_i32_e32 v1, v0
2216 ; GCN-IR-NEXT:    v_ashrrev_i32_e32 v2, 30, v0
2217 ; GCN-IR-NEXT:    v_or_b32_e32 v2, 1, v2
2218 ; GCN-IR-NEXT:    v_mul_f32_e32 v3, 0x38000000, v1
2219 ; GCN-IR-NEXT:    v_trunc_f32_e32 v3, v3
2220 ; GCN-IR-NEXT:    v_mad_f32 v1, -v3, s4, v1
2221 ; GCN-IR-NEXT:    v_cvt_i32_f32_e32 v3, v3
2222 ; GCN-IR-NEXT:    v_cmp_ge_f32_e64 vcc, |v1|, s4
2223 ; GCN-IR-NEXT:    v_cndmask_b32_e32 v1, 0, v2, vcc
2224 ; GCN-IR-NEXT:    v_add_i32_e32 v1, vcc, v3, v1
2225 ; GCN-IR-NEXT:    v_lshlrev_b32_e32 v1, 15, v1
2226 ; GCN-IR-NEXT:    v_sub_i32_e32 v0, vcc, v0, v1
2227 ; GCN-IR-NEXT:    v_bfe_i32 v0, v0, 0, 24
2228 ; GCN-IR-NEXT:    v_ashrrev_i32_e32 v1, 31, v0
2229 ; GCN-IR-NEXT:    s_setpc_b64 s[30:31]
2230   %x.shr = ashr i64 %x, 40
2231   %result = srem i64 %x.shr, 32768
2232   ret i64 %result
2233 }