llvm/test/CodeGen/AMDGPU/vgpr-descriptor-waterfall-loop-idom-update.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -march=amdgcn -mcpu=gfx1010 | FileCheck %s --check-prefix=GCN
   3 ; RUN: llc < %s -march=amdgcn -mcpu=gfx1100 | FileCheck %s --check-prefix=GFX11
   4
   5 define void @vgpr_descriptor_waterfall_loop_idom_update(ptr %arg) #0 {
   6 ; GCN-LABEL: vgpr_descriptor_waterfall_loop_idom_update:
   7 ; GCN:       ; %bb.0: ; %entry
   8 ; GCN-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
   9 ; GCN-NEXT:    v_add_co_u32 v6, vcc_lo, v0, 8
  10 ; GCN-NEXT:    v_add_co_ci_u32_e32 v7, vcc_lo, 0, v1, vcc_lo
  11 ; GCN-NEXT:  .LBB0_1: ; %bb0
  12 ; GCN-NEXT:    ; =>This Loop Header: Depth=1
  13 ; GCN-NEXT:    ; Child Loop BB0_2 Depth 2
  14 ; GCN-NEXT:    s_clause 0x1
  15 ; GCN-NEXT:    flat_load_dwordx2 v[4:5], v[6:7]
  16 ; GCN-NEXT:    flat_load_dwordx2 v[2:3], v[0:1]
  17 ; GCN-NEXT:    s_mov_b32 s5, exec_lo
  18 ; GCN-NEXT:  .LBB0_2: ; Parent Loop BB0_1 Depth=1
  19 ; GCN-NEXT:    ; => This Inner Loop Header: Depth=2
  20 ; GCN-NEXT:    s_waitcnt vmcnt(0) lgkmcnt(0)
  21 ; GCN-NEXT:    v_readfirstlane_b32 s8, v2
  22 ; GCN-NEXT:    v_readfirstlane_b32 s9, v3
  23 ; GCN-NEXT:    v_readfirstlane_b32 s10, v4
  24 ; GCN-NEXT:    v_readfirstlane_b32 s11, v5
  25 ; GCN-NEXT:    v_cmp_eq_u64_e32 vcc_lo, s[8:9], v[2:3]
  26 ; GCN-NEXT:    v_cmp_eq_u64_e64 s4, s[10:11], v[4:5]
  27 ; GCN-NEXT:    s_and_b32 s4, vcc_lo, s4
  28 ; GCN-NEXT:    s_and_saveexec_b32 s4, s4
  29 ; GCN-NEXT:    buffer_store_dword v0, v0, s[8:11], 0 offen
  30 ; GCN-NEXT:    ; implicit-def: $vgpr2_vgpr3_vgpr4_vgpr5
  31 ; GCN-NEXT:    s_waitcnt_depctr 0xffe3
  32 ; GCN-NEXT:    s_xor_b32 exec_lo, exec_lo, s4
  33 ; GCN-NEXT:    s_cbranch_execnz .LBB0_2
  34 ; GCN-NEXT:  ; %bb.3: ; in Loop: Header=BB0_1 Depth=1
  35 ; GCN-NEXT:    s_mov_b32 exec_lo, s5
  36 ; GCN-NEXT:    s_mov_b32 vcc_lo, exec_lo
  37 ; GCN-NEXT:    s_cbranch_vccnz .LBB0_1
  38 ; GCN-NEXT:  ; %bb.4: ; %DummyReturnBlock
  39 ; GCN-NEXT:    s_setpc_b64 s[30:31]
  40 ;
  41 ; GFX11-LABEL: vgpr_descriptor_waterfall_loop_idom_update:
  42 ; GFX11:       ; %bb.0: ; %entry
  43 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  44 ; GFX11-NEXT:    .p2align 6
  45 ; GFX11-NEXT:  .LBB0_1: ; %bb0
  46 ; GFX11-NEXT:    ; =>This Loop Header: Depth=1
  47 ; GFX11-NEXT:    ; Child Loop BB0_2 Depth 2
  48 ; GFX11-NEXT:    flat_load_b128 v[2:5], v[0:1]
  49 ; GFX11-NEXT:    s_mov_b32 s1, exec_lo
  50 ; GFX11-NEXT:  .LBB0_2: ; Parent Loop BB0_1 Depth=1
  51 ; GFX11-NEXT:    ; => This Inner Loop Header: Depth=2
  52 ; GFX11-NEXT:    s_waitcnt vmcnt(0) lgkmcnt(0)
  53 ; GFX11-NEXT:    v_readfirstlane_b32 s4, v2
  54 ; GFX11-NEXT:    v_readfirstlane_b32 s5, v3
  55 ; GFX11-NEXT:    v_readfirstlane_b32 s6, v4
  56 ; GFX11-NEXT:    v_readfirstlane_b32 s7, v5
  57 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_3) | instskip(NEXT) | instid1(VALU_DEP_2)
  58 ; GFX11-NEXT:    v_cmp_eq_u64_e32 vcc_lo, s[4:5], v[2:3]
  59 ; GFX11-NEXT:    v_cmp_eq_u64_e64 s0, s[6:7], v[4:5]
  60 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(SALU_CYCLE_1)
  61 ; GFX11-NEXT:    s_and_b32 s0, vcc_lo, s0
  62 ; GFX11-NEXT:    s_and_saveexec_b32 s0, s0
  63 ; GFX11-NEXT:    buffer_store_b32 v0, v0, s[4:7], 0 offen
  64 ; GFX11-NEXT:    ; implicit-def: $vgpr2_vgpr3_vgpr4_vgpr5
  65 ; GFX11-NEXT:    s_xor_b32 exec_lo, exec_lo, s0
  66 ; GFX11-NEXT:    s_cbranch_execnz .LBB0_2
  67 ; GFX11-NEXT:  ; %bb.3: ; in Loop: Header=BB0_1 Depth=1
  68 ; GFX11-NEXT:    s_mov_b32 exec_lo, s1
  69 ; GFX11-NEXT:    s_delay_alu instid0(SALU_CYCLE_1)
  70 ; GFX11-NEXT:    s_mov_b32 vcc_lo, exec_lo
  71 ; GFX11-NEXT:    s_cbranch_vccnz .LBB0_1
  72 ; GFX11-NEXT:  ; %bb.4: ; %DummyReturnBlock
  73 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
  74 entry:
  75   br label %bb0
  76
  77 bb0:
  78   %desc = load ptr addrspace(8), ptr %arg, align 8
  79   tail call void @llvm.amdgcn.raw.ptr.buffer.store.f32(float undef, ptr addrspace(8) %desc, i32 undef, i32 0, i32 0)
  80   br label %bb0
  81 }
  82
  83 declare void @llvm.amdgcn.raw.ptr.buffer.store.f32(float, ptr addrspace(8), i32, i32, i32 immarg) #0
  84
  85 attributes #0 = { nounwind memory(argmem: write) }