llvm/test/CodeGen/ARM/2009-11-13-ScavengerAssert.ll

   1 ; RUN: llc -mtriple=armv7-eabi -mcpu=cortex-a8 < %s
   2 ; PR5411
   3
   4 %bar = type { %quad, float, float, [3 x ptr], [3 x ptr], [2 x ptr], [3 x i8], i8 }
   5 %baz = type { ptr, i32 }
   6 %foo = type { i8, %quuz, %quad, float, [64 x %quux], [128 x %bar], i32, %baz, %baz }
   7 %quad = type { [4 x float] }
   8 %quux = type { %quad, %quad }
   9 %quuz = type { [4 x ptr], [4 x float], i32 }
  10
  11 define arm_aapcs_vfpcc ptr @aaa(ptr nocapture %this, ptr %a, ptr %b, ptr %c, i8 zeroext %forced) {
  12 entry:
  13   br i1 undef, label %bb85, label %bb
  14
  15 bb:                                               ; preds = %entry
  16   %0 = getelementptr inbounds %bar, ptr null, i32 0, i32 0, i32 0, i32 2 ; <ptr> [#uses=2]
  17   %1 = load float, ptr undef, align 4                 ; <float> [#uses=1]
  18   %2 = fsub float 0.000000e+00, undef             ; <float> [#uses=2]
  19   %3 = fmul float 0.000000e+00, undef             ; <float> [#uses=1]
  20   %4 = load float, ptr %0, align 4                    ; <float> [#uses=3]
  21   %5 = fmul float %4, %2                          ; <float> [#uses=1]
  22   %6 = fsub float %3, %5                          ; <float> [#uses=1]
  23   %7 = fmul float %4, undef                       ; <float> [#uses=1]
  24   %8 = fsub float %7, undef                       ; <float> [#uses=1]
  25   %9 = fmul float undef, %2                       ; <float> [#uses=1]
  26   %10 = fmul float 0.000000e+00, undef            ; <float> [#uses=1]
  27   %11 = fsub float %9, %10                        ; <float> [#uses=1]
  28   %12 = fmul float undef, %6                      ; <float> [#uses=1]
  29   %13 = fmul float 0.000000e+00, %8               ; <float> [#uses=1]
  30   %14 = fadd float %12, %13                       ; <float> [#uses=1]
  31   %15 = fmul float %1, %11                        ; <float> [#uses=1]
  32   %16 = fadd float %14, %15                       ; <float> [#uses=1]
  33   %17 = select i1 undef, float undef, float %16   ; <float> [#uses=1]
  34   %18 = fdiv float %17, 0.000000e+00              ; <float> [#uses=1]
  35   store float %18, ptr undef, align 4
  36   %19 = fmul float %4, undef                      ; <float> [#uses=1]
  37   store float %19, ptr %0, align 4
  38   ret ptr null
  39
  40 bb85:                                             ; preds = %entry
  41   ret ptr null
  42 }