llvm/test/CodeGen/ARM/2011-02-04-AntidepMultidef.ll

   1 ; RUN: llc < %s -asm-verbose=false -O3 -mtriple=armv6-apple-darwin -relocation-model=pic  -mcpu=arm1136jf-s -arm-atomic-cfg-tidy=0 | FileCheck %s
   2 ; rdar://8959122 illegal register operands for UMULL instruction
   3 ;   in cfrac nightly test.
   4 ; Armv6 generates a umull that must write to two distinct destination regs.
   5
   6 ; ModuleID = 'bugpoint-reduced-simplified.bc'
   7 target datalayout = "e-p:32:32:32-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:32:64-f32:32:32-f64:32:64-v64:32:64-v128:32:128-a0:0:64-n32"
   8 target triple = "armv6-apple-darwin10"
   9
  10 define void @ptoa(i1 %tst, ptr %p8, i8 %val8) nounwind {
  11 entry:
  12   br i1 false, label %bb3, label %bb
  13
  14 bb:                                               ; preds = %entry
  15   br label %bb3
  16
  17 bb3:                                              ; preds = %bb, %entry
  18   %0 = call noalias ptr @malloc() nounwind
  19   br i1 %tst, label %bb46, label %bb8
  20
  21 bb8:                                              ; preds = %bb3
  22   store volatile i8 0, ptr %0, align 1
  23   %1 = call i32 @ptou() nounwind
  24   ; CHECK: umull [[REGISTER:lr|r[0-9]+]],
  25   ; CHECK-NOT: [[REGISTER]],
  26   ; CHECK: {{lr|r[0-9]+}}, {{lr|r[0-9]+$}}
  27   ; CHECK: umull [[REGISTER:lr|r[0-9]+]],
  28   ; CHECK-NOT: [[REGISTER]],
  29   ; CHECK: {{lr|r[0-9]+}}, {{lr|r[0-9]+$}}
  30   %2 = udiv i32 %1, 10
  31   %3 = urem i32 %2, 10
  32   %4 = icmp ult i32 %3, 10
  33   %5 = trunc i32 %3 to i8
  34   %6 = or i8 %5, 48
  35   %7 = add i8 %5, 87
  36   %iftmp.5.0.1 = select i1 %4, i8 %6, i8 %7
  37   store volatile i8 %iftmp.5.0.1, ptr %p8, align 1
  38   ; CHECK: umull [[REGISTER:lr|r[0-9]+]],
  39   ; CHECK-NOT: [[REGISTER]],
  40   ; CHECK: {{lr|r[0-9]+}}, {{lr|r[0-9]+$}}
  41   ; CHECK: umull [[REGISTER:lr|r[0-9]+]],
  42   ; CHECK-NOT: [[REGISTER]],
  43   ; CHECK: {{lr|r[0-9]+}}, {{lr|r[0-9]+$}}
  44   %8 = udiv i32 %1, 100
  45   %9 = urem i32 %8, 10
  46   %10 = icmp ult i32 %9, 10
  47   %11 = trunc i32 %9 to i8
  48   %12 = or i8 %11, 48
  49   %13 = add i8 %11, 87
  50   %iftmp.5.0.2 = select i1 %10, i8 %12, i8 %13
  51   store volatile i8 %iftmp.5.0.2, ptr %p8, align 1
  52   ; CHECK: umull [[REGISTER:lr|r[0-9]+]],
  53   ; CHECK-NOT: [[REGISTER]],
  54   ; CHECK: {{lr|r[0-9]+}}, {{lr|r[0-9]+$}}
  55   ; CHECK: umull [[REGISTER:lr|r[0-9]+]],
  56   ; CHECK-NOT: [[REGISTER]],
  57   ; CHECK: {{lr|r[0-9]+}}, {{lr|r[0-9]+$}}
  58   %14 = udiv i32 %1, 10000
  59   %15 = urem i32 %14, 10
  60   %16 = icmp ult i32 %15, 10
  61   %17 = trunc i32 %15 to i8
  62   %18 = or i8 %17, 48
  63   %19 = add i8 %17, 87
  64   %iftmp.5.0.4 = select i1 %16, i8 %18, i8 %19
  65   store volatile i8 %iftmp.5.0.4, ptr null, align 1
  66   ; CHECK: umull [[REGISTER:lr|r[0-9]+]],
  67   ; CHECK-NOT: [[REGISTER]],
  68   ; CHECK: {{lr|r[0-9]+}}, {{lr|r[0-9]+$}}
  69   ; CHECK: umull [[REGISTER:lr|r[0-9]+]],
  70   ; CHECK-NOT: [[REGISTER]],
  71   ; CHECK: {{lr|r[0-9]+}}, {{lr|r[0-9]+$}}
  72   %20 = udiv i32 %1, 100000
  73   %21 = urem i32 %20, 10
  74   %22 = icmp ult i32 %21, 10
  75   %iftmp.5.0.5 = select i1 %22, i8 0, i8 %val8
  76   store volatile i8 %iftmp.5.0.5, ptr %p8, align 1
  77   ; CHECK: umull [[REGISTER:lr|r[0-9]+]],
  78   ; CHECK-NOT: [[REGISTER]],
  79   ; CHECK: {{lr|r[0-9]+}}, {{lr|r[0-9]+$}}
  80   ; CHECK: umull [[REGISTER:lr|r[0-9]+]],
  81   ; CHECK-NOT: [[REGISTER]],
  82   ; CHECK: {{lr|r[0-9]+}}, {{lr|r[0-9]+$}}
  83   %23 = udiv i32 %1, 1000000
  84   %24 = urem i32 %23, 10
  85   %25 = icmp ult i32 %24, 10
  86   %26 = trunc i32 %24 to i8
  87   %27 = or i8 %26, 48
  88   %28 = add i8 %26, 87
  89   %iftmp.5.0.6 = select i1 %25, i8 %27, i8 %28
  90   store volatile i8 %iftmp.5.0.6, ptr %p8, align 1
  91   ; CHECK: umull [[REGISTER:lr|r[0-9]+]],
  92   ; CHECK-NOT: [[REGISTER]],
  93   ; CHECK: {{lr|r[0-9]+}}, {{lr|r[0-9]+$}}
  94   ; CHECK: umull [[REGISTER:lr|r[0-9]+]],
  95   ; CHECK-NOT: [[REGISTER]],
  96   ; CHECK: {{lr|r[0-9]+}}, {{lr|r[0-9]+$}}
  97   %29 = udiv i32 %1, 10000000
  98   %30 = urem i32 %29, 10
  99   %31 = icmp ult i32 %30, 10
 100   %32 = trunc i32 %30 to i8
 101   %33 = or i8 %32, 48
 102   %34 = add i8 %32, 87
 103   %iftmp.5.0.7 = select i1 %31, i8 %33, i8 %34
 104   store volatile i8 %iftmp.5.0.7, ptr %p8, align 1
 105   %35 = udiv i32 %1, 100000000
 106   %36 = urem i32 %35, 10
 107   %37 = icmp ult i32 %36, 10
 108   %38 = trunc i32 %36 to i8
 109   %39 = or i8 %38, 48
 110   %40 = add i8 %38, 87
 111   %iftmp.5.0.8 = select i1 %37, i8 %39, i8 %40
 112   store volatile i8 %iftmp.5.0.8, ptr null, align 1
 113   br label %bb46
 114
 115 bb46:                                             ; preds = %bb3
 116   ret void
 117 }
 118
 119 declare noalias ptr @malloc() nounwind
 120
 121 declare i32 @ptou()