llvm/test/CodeGen/ARM/optselect-regclass.ll

   1 ; RUN: llc -mtriple=arm-eabi -mcpu=swift -verify-machineinstrs %s -o /dev/null
   2
   3 %union.opcode.0.2.5.8.15.28 = type { i32 }
   4
   5 @opcode = external global %union.opcode.0.2.5.8.15.28, align 4
   6 @operands = external hidden global [50 x i8], align 4
   7 @.str86 = external hidden unnamed_addr constant [13 x i8], align 1
   8
   9 ; Function Attrs: nounwind ssp
  10 define void @xfr() {
  11 entry:
  12   %bf.load4 = load i32, ptr @opcode, align 4
  13   %bf.clear10 = and i32 %bf.load4, 65535
  14   %and11 = and i32 %bf.load4, 32768
  15   %tobool12 = icmp ne i32 %and11, 0
  16   %cond13 = select i1 %tobool12, i32 1073676288, i32 0
  17   %or = or i32 %cond13, %bf.clear10
  18   %shl = shl nuw i32 %or, 2
  19   %add = add i32 0, %shl
  20   tail call void (ptr, i32, i32, ptr, ...) @__sprintf_chk(ptr @operands, i32 0, i32 50, ptr @.str86, i32 undef, i32 undef, i32 %add)
  21   ret void
  22 }
  23
  24 declare void @__sprintf_chk(ptr, i32, i32, ptr, ...)