llvm/test/CodeGen/Hexagon/check-subregister-for-latency.ll

   1 ; RUN: llc -march=hexagon -mcpu=hexagonv67t < %s
   2 ; REQUIRES: asserts
   3
   4 target datalayout = "e-m:e-p:32:32:32-a:0-n16:32-i64:64:64-i32:32:32-i16:16:16-i1:8:8-f32:32:32-f64:64:64-v32:32:32-v64:64:64-v512:512:512-v1024:1024:1024-v2048:2048:2048"
   5 target triple = "hexagon"
   6
   7 %s.0 = type { double, double, double, double, double, double, i32, double, double, double, double, ptr, i8, [9 x i8], double, double, double, double, double, double, double, double, double, double, double, double, double, double, double, double, double, double, double, double, double, double, double, double, double, [200 x ptr], [32 x ptr], [32 x i8], i32 }
   8
   9 define hidden fastcc void @f0() unnamed_addr #0 {
  10 b0:
  11   %v0 = getelementptr inbounds %s.0, ptr null, i32 0, i32 33
  12   %v1 = getelementptr inbounds %s.0, ptr null, i32 0, i32 34
  13   br label %b1
  14
  15 b1:                                               ; preds = %b1, %b0
  16   %v2 = phi ptr [ undef, %b0 ], [ %v27, %b1 ]
  17   %v3 = load i32, ptr %v2, align 1, !tbaa !1
  18   %v4 = getelementptr inbounds [0 x ptr], ptr null, i32 0, i32 %v3
  19   %v5 = load ptr, ptr %v4, align 1, !tbaa !5
  20   %v6 = load double, ptr undef, align 1, !tbaa !7
  21   %v7 = fdiv double 1.000000e+00, %v6
  22   %v8 = fmul double %v7, 0.000000e+00
  23   %v9 = fmul double %v7, 0.000000e+00
  24   %v10 = fmul double %v8, -4.800000e+01
  25   %v11 = fmul double %v9, 1.680000e+02
  26   %v12 = fmul double %v7, 0.000000e+00
  27   %v13 = load double, ptr null, align 1, !tbaa !7
  28   %v14 = fmul double %v7, %v13
  29   %v15 = fmul double %v12, 0.000000e+00
  30   %v16 = getelementptr inbounds %s.0, ptr %v5, i32 0, i32 30
  31   %v17 = fsub double 0.000000e+00, %v15
  32   store double %v17, ptr %v16, align 8, !tbaa !9
  33   %v18 = fmul double %v14, 0.000000e+00
  34   %v19 = getelementptr inbounds %s.0, ptr %v5, i32 0, i32 32
  35   %v20 = load double, ptr %v19, align 8, !tbaa !11
  36   %v21 = fsub double %v20, %v18
  37   store double %v21, ptr %v19, align 8, !tbaa !11
  38   %v22 = fmul double %v10, 0.000000e+00
  39   %v23 = fadd double 0.000000e+00, %v22
  40   %v24 = fmul double 0.000000e+00, %v11
  41   %v25 = fadd double %v23, %v24
  42   %v26 = fsub double 0.000000e+00, %v25
  43   store double %v26, ptr %v0, align 8, !tbaa !12
  44   store double 0.000000e+00, ptr %v1, align 8, !tbaa !13
  45   %v27 = getelementptr i32, ptr %v2, i32 1
  46   br label %b1
  47 }
  48
  49 attributes #0 = { "use-soft-float"="false" }
  50
  51 !llvm.module.flags = !{!0}
  52
  53 !0 = !{i32 1, !"EnableSplitLTOUnit", i32 0}
  54 !1 = !{!2, !2, i64 0}
  55 !2 = !{!"int", !3, i64 0}
  56 !3 = !{!"omnipotent char", !4, i64 0}
  57 !4 = !{!"Simple C/C++ TBAA"}
  58 !5 = !{!6, !6, i64 0}
  59 !6 = !{!"any pointer", !3, i64 0}
  60 !7 = !{!8, !8, i64 0}
  61 !8 = !{!"double", !3, i64 0}
  62 !9 = !{!10, !8, i64 232}
  63 !10 = !{!"", !8, i64 0, !8, i64 8, !8, i64 16, !8, i64 24, !8, i64 32, !8, i64 40, !2, i64 48, !8, i64 56, !8, i64 64, !8, i64 72, !8, i64 80, !6, i64 88, !3, i64 92, !3, i64 93, !8, i64 104, !8, i64 112, !8, i64 120, !8, i64 128, !8, i64 136, !8, i64 144, !8, i64 152, !8, i64 160, !8, i64 168, !8, i64 176, !8, i64 184, !8, i64 192, !8, i64 200, !8, i64 208, !8, i64 216, !8, i64 224, !8, i64 232, !8, i64 240, !8, i64 248, !8, i64 256, !8, i64 264, !8, i64 272, !8, i64 280, !8, i64 288, !8, i64 296, !3, i64 304, !3, i64 1104, !3, i64 1232, !2, i64 1264}
  64 !11 = !{!10, !8, i64 248}
  65 !12 = !{!10, !8, i64 256}
  66 !13 = !{!10, !8, i64 264}