llvm/test/CodeGen/Hexagon/v62-CJAllSlots.ll

   1 ; RUN: llc -march=hexagon -O2 -disable-block-placement < %s | FileCheck %s
   2 ; Disable block placement because it intereferes with the generated code.
   3
   4 ; CHECK:      if (p{{[0-9]*}}) jump:nt .LBB0_2
   5 ; CHECK-NEXT: v{{[0-9]*}} = vmem(r{{[0-9]*}}+#0)
   6 ; CHECK-NEXT: }
   7
   8 target triple = "hexagon"
   9
  10 @g0 = global <16 x i32> zeroinitializer, align 64
  11
  12 ; Function Attrs: nounwind
  13 define void @f0(ptr nocapture readonly %a0, i32 %a1, i32 %a2, ptr nocapture %a3) #0 {
  14 b0:
  15   %v0 = mul i32 %a2, -2
  16   %v1 = add i32 %v0, 64
  17   %v3 = load <16 x i32>, ptr @g0, align 64
  18   %v4 = sdiv i32 %a1, 32
  19   %v5 = icmp sgt i32 %a1, 31
  20   br i1 %v5, label %b1, label %b4
  21
  22 b1:                                               ; preds = %b0
  23   %v7 = icmp sgt i32 %a1, 63
  24   %v8 = mul i32 %v4, 32
  25   %v9 = select i1 %v7, i32 %v8, i32 32
  26   %v10 = getelementptr i16, ptr %a3, i32 %v9
  27   br label %b2
  28
  29 b2:                                               ; preds = %b2, %b1
  30   %v11 = phi i32 [ 0, %b1 ], [ %v19, %b2 ]
  31   %v12 = phi <16 x i32> [ %v3, %b1 ], [ %v16, %b2 ]
  32   %v13 = phi ptr [ %a3, %b1 ], [ %v18, %b2 ]
  33   %v14 = phi ptr [ %a0, %b1 ], [ %v15, %b2 ]
  34   %v15 = getelementptr inbounds <16 x i32>, ptr %v14, i32 1
  35   %v16 = load <16 x i32>, ptr %v14, align 64
  36   %v17 = tail call <16 x i32> @llvm.hexagon.V6.valignb(<16 x i32> %v16, <16 x i32> %v12, i32 %v1)
  37   %v18 = getelementptr inbounds <16 x i32>, ptr %v13, i32 1
  38   store <16 x i32> %v17, ptr %v13, align 64
  39   %v19 = add nsw i32 %v11, 1
  40   %v20 = icmp slt i32 %v19, %v4
  41   br i1 %v20, label %b2, label %b3
  42
  43 b3:                                               ; preds = %b2
  44   %v22 = load <16 x i32>, ptr @g0, align 64
  45   br label %b4
  46
  47 b4:                                               ; preds = %b3, %b0
  48   %v23 = phi <16 x i32> [ %v22, %b3 ], [ %v3, %b0 ]
  49   %v24 = phi <16 x i32> [ %v16, %b3 ], [ %v3, %b0 ]
  50   %v25 = phi ptr [ %v10, %b3 ], [ %a3, %b0 ]
  51   %v26 = tail call <16 x i32> @llvm.hexagon.V6.valignb(<16 x i32> %v23, <16 x i32> %v24, i32 %v1)
  52   store <16 x i32> %v26, ptr %v25, align 64
  53   ret void
  54 }
  55
  56 ; Function Attrs: nounwind readnone
  57 declare <16 x i32> @llvm.hexagon.V6.valignb(<16 x i32>, <16 x i32>, i32) #1
  58
  59 attributes #0 = { nounwind "target-cpu"="hexagonv62" "target-features"="+hvxv62,+hvx-length64b" }
  60 attributes #1 = { nounwind readnone }