llvm/test/CodeGen/PowerPC/sext_elimination.mir

   1 # RUN: llc -run-pass ppc-mi-peepholes -ppc-eliminate-signext -ppc-eliminate-zeroext -verify-machineinstrs -o - %s | FileCheck %s
   2
   3 --- |
   4   target datalayout = "E-m:e-i64:64-n32:64"
   5   target triple = "powerpc64le-unknown-linux-gnu"
   6   define ptr @func(ptr %a) {
   7   entry:
   8     ret ptr %a
   9   }
  10
  11 ...
  12 ---
  13 name:            func
  14 alignment:       4
  15 exposesReturnsTwice: false
  16 legalized:       false
  17 regBankSelected: false
  18 selected:        false
  19 tracksRegLiveness: true
  20 liveins:
  21   - { reg: '$x3', virtual-reg: '%0' }
  22 frameInfo:
  23   isFrameAddressTaken: false
  24   isReturnAddressTaken: false
  25   hasStackMap:     false
  26   hasPatchPoint:   false
  27   stackSize:       0
  28   offsetAdjustment: 0
  29   maxAlignment:    0
  30   adjustsStack:    false
  31   hasCalls:        false
  32   maxCallFrameSize: 0
  33   hasOpaqueSPAdjustment: false
  34   hasVAStart:      false
  35   hasMustTailInVarArgFunc: false
  36 body:             |
  37   bb.0.entry:
  38     liveins: $x3
  39
  40     ; CHECK-LABEL: bb.0.entry:
  41     ; CHECK: %4:g8rc = EXTSW_32_64 killed %3
  42     ; CHECK: %5:g8rc = INSERT_SUBREG %15, %1, %subreg.sub_32
  43     ; CHECK: %7:g8rc = EXTSW_32_64 killed %6
  44     ; CHECK: %9:g8rc = INSERT_SUBREG %16, %8, %subreg.sub_32
  45     ; CHECK: %11:g8rc = INSERT_SUBREG %17, %10, %subreg.sub_32
  46     ; CHECK: %14:g8rc = COPY killed %13
  47
  48     %0:g8rc_nox0 = COPY $x3
  49     %1:gprc, %2:g8rc_nox0 = LBZU 0, %0:g8rc_nox0
  50     %3:gprc = COPY %2:g8rc_nox0
  51     %4:g8rc = EXTSW_32_64 %3:gprc ; should not be eliminated
  52     %5:g8rc = EXTSW_32_64 %1:gprc
  53
  54     %6:gprc = ORIS %1:gprc, 32768 ; should not be eliminated
  55     %7:g8rc = EXTSW_32_64 %6:gprc
  56
  57     %8:gprc = ORIS %1:gprc, 32767
  58     %9:g8rc = EXTSW_32_64 %8:gprc
  59
  60     %10:gprc = ORI %1:gprc, 32768
  61     %11:g8rc = EXTSW_32_64 %10:gprc
  62
  63     %12:g8rc = IMPLICIT_DEF
  64     %13:g8rc = INSERT_SUBREG %12:g8rc, %1:gprc, %subreg.sub_32
  65     %14:g8rc = RLDICL %13:g8rc, 0, 32
  66
  67 ...