llvm/test/CodeGen/PowerPC/umulo-128-legalisation-lowering.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=powerpc64-unknown-linux-gnu | FileCheck %s --check-prefixes=PPC64
   3 ; RUN: llc < %s -mtriple=powerpc-unknown-linux-gnu | FileCheck %s --check-prefixes=PPC32
   4
   5 define { i128, i8 } @muloti_test(i128 %l, i128 %r) unnamed_addr #0 {
   6 ; PPC64-LABEL: muloti_test:
   7 ; PPC64:       # %bb.0: # %start
   8 ; PPC64-NEXT:    addic 8, 5, -1
   9 ; PPC64-NEXT:    mulhdu 9, 5, 4
  10 ; PPC64-NEXT:    mulld 10, 5, 4
  11 ; PPC64-NEXT:    subfe 5, 8, 5
  12 ; PPC64-NEXT:    mulld 8, 3, 6
  13 ; PPC64-NEXT:    add 8, 8, 10
  14 ; PPC64-NEXT:    addic 10, 3, -1
  15 ; PPC64-NEXT:    mulhdu 7, 3, 6
  16 ; PPC64-NEXT:    subfe 3, 10, 3
  17 ; PPC64-NEXT:    and 5, 3, 5
  18 ; PPC64-NEXT:    addic 3, 7, -1
  19 ; PPC64-NEXT:    subfe 7, 3, 7
  20 ; PPC64-NEXT:    or 5, 5, 7
  21 ; PPC64-NEXT:    mulhdu 10, 4, 6
  22 ; PPC64-NEXT:    addic 7, 9, -1
  23 ; PPC64-NEXT:    add 3, 10, 8
  24 ; PPC64-NEXT:    subfe 7, 7, 9
  25 ; PPC64-NEXT:    or 5, 5, 7
  26 ; PPC64-NEXT:    subc 7, 3, 10
  27 ; PPC64-NEXT:    subfe 7, 3, 3
  28 ; PPC64-NEXT:    neg 7, 7
  29 ; PPC64-NEXT:    or 5, 5, 7
  30 ; PPC64-NEXT:    mulld 4, 4, 6
  31 ; PPC64-NEXT:    blr
  32 ;
  33 ; PPC32-LABEL: muloti_test:
  34 ; PPC32:       # %bb.0: # %start
  35 ; PPC32-NEXT:    stwu 1, -64(1)
  36 ; PPC32-NEXT:    stw 26, 40(1) # 4-byte Folded Spill
  37 ; PPC32-NEXT:    mulhwu. 26, 7, 6
  38 ; PPC32-NEXT:    mcrf 1, 0
  39 ; PPC32-NEXT:    stw 30, 56(1) # 4-byte Folded Spill
  40 ; PPC32-NEXT:    mfcr 12
  41 ; PPC32-NEXT:    cmpwi 7, 5, 0
  42 ; PPC32-NEXT:    cmpwi 2, 7, 0
  43 ; PPC32-NEXT:    mulhwu. 26, 5, 8
  44 ; PPC32-NEXT:    mcrf 5, 0
  45 ; PPC32-NEXT:    stw 22, 24(1) # 4-byte Folded Spill
  46 ; PPC32-NEXT:    crnor 20, 30, 10
  47 ; PPC32-NEXT:    stw 23, 28(1) # 4-byte Folded Spill
  48 ; PPC32-NEXT:    cmpwi 7, 9, 0
  49 ; PPC32-NEXT:    mulhwu. 26, 3, 10
  50 ; PPC32-NEXT:    mcrf 6, 0
  51 ; PPC32-NEXT:    stw 29, 52(1) # 4-byte Folded Spill
  52 ; PPC32-NEXT:    cmpwi 2, 3, 0
  53 ; PPC32-NEXT:    stw 24, 32(1) # 4-byte Folded Spill
  54 ; PPC32-NEXT:    crnor 21, 30, 10
  55 ; PPC32-NEXT:    mulhwu. 26, 9, 4
  56 ; PPC32-NEXT:    stw 25, 36(1) # 4-byte Folded Spill
  57 ; PPC32-NEXT:    crorc 20, 20, 6
  58 ; PPC32-NEXT:    stw 27, 44(1) # 4-byte Folded Spill
  59 ; PPC32-NEXT:    crorc 21, 21, 26
  60 ; PPC32-NEXT:    stw 28, 48(1) # 4-byte Folded Spill
  61 ; PPC32-NEXT:    mulhwu 30, 6, 10
  62 ; PPC32-NEXT:    stw 12, 20(1)
  63 ; PPC32-NEXT:    crorc 20, 20, 22
  64 ; PPC32-NEXT:    crorc 21, 21, 2
  65 ; PPC32-NEXT:    li 11, 0
  66 ; PPC32-NEXT:    mullw 26, 5, 10
  67 ; PPC32-NEXT:    addc 30, 26, 30
  68 ; PPC32-NEXT:    mulhwu 29, 5, 10
  69 ; PPC32-NEXT:    addze 29, 29
  70 ; PPC32-NEXT:    mullw 23, 5, 8
  71 ; PPC32-NEXT:    mullw 22, 7, 6
  72 ; PPC32-NEXT:    mulhwu 0, 6, 9
  73 ; PPC32-NEXT:    mulhwu 12, 5, 9
  74 ; PPC32-NEXT:    mulhwu 27, 8, 6
  75 ; PPC32-NEXT:    mullw 25, 6, 9
  76 ; PPC32-NEXT:    mullw 24, 5, 9
  77 ; PPC32-NEXT:    mullw 5, 9, 4
  78 ; PPC32-NEXT:    add 9, 22, 23
  79 ; PPC32-NEXT:    add 9, 27, 9
  80 ; PPC32-NEXT:    cmplw 1, 9, 27
  81 ; PPC32-NEXT:    cror 20, 20, 4
  82 ; PPC32-NEXT:    mullw 23, 3, 10
  83 ; PPC32-NEXT:    add 26, 23, 5
  84 ; PPC32-NEXT:    addc 5, 25, 30
  85 ; PPC32-NEXT:    addze 0, 0
  86 ; PPC32-NEXT:    or. 3, 4, 3
  87 ; PPC32-NEXT:    mulhwu 28, 4, 10
  88 ; PPC32-NEXT:    mcrf 1, 0
  89 ; PPC32-NEXT:    addc 3, 29, 0
  90 ; PPC32-NEXT:    add 26, 28, 26
  91 ; PPC32-NEXT:    cmplw 6, 26, 28
  92 ; PPC32-NEXT:    cror 21, 21, 24
  93 ; PPC32-NEXT:    mullw 30, 4, 10
  94 ; PPC32-NEXT:    or. 4, 8, 7
  95 ; PPC32-NEXT:    addze 4, 11
  96 ; PPC32-NEXT:    addc 7, 24, 3
  97 ; PPC32-NEXT:    crnor 22, 2, 6
  98 ; PPC32-NEXT:    mullw 27, 8, 6
  99 ; PPC32-NEXT:    adde 8, 12, 4
 100 ; PPC32-NEXT:    addc 3, 30, 27
 101 ; PPC32-NEXT:    adde 9, 26, 9
 102 ; PPC32-NEXT:    addc 4, 7, 3
 103 ; PPC32-NEXT:    adde 3, 8, 9
 104 ; PPC32-NEXT:    cror 21, 22, 21
 105 ; PPC32-NEXT:    cmplw 4, 7
 106 ; PPC32-NEXT:    cmplw 1, 3, 8
 107 ; PPC32-NEXT:    lwz 12, 20(1)
 108 ; PPC32-NEXT:    cror 20, 21, 20
 109 ; PPC32-NEXT:    crandc 21, 4, 6
 110 ; PPC32-NEXT:    crand 22, 6, 0
 111 ; PPC32-NEXT:    cror 21, 22, 21
 112 ; PPC32-NEXT:    crnor 20, 20, 21
 113 ; PPC32-NEXT:    li 7, 1
 114 ; PPC32-NEXT:    mullw 6, 6, 10
 115 ; PPC32-NEXT:    bc 12, 20, .LBB0_1
 116 ; PPC32-NEXT:    b .LBB0_2
 117 ; PPC32-NEXT:  .LBB0_1: # %start
 118 ; PPC32-NEXT:    li 7, 0
 119 ; PPC32-NEXT:  .LBB0_2: # %start
 120 ; PPC32-NEXT:    mtcrf 32, 12 # cr2
 121 ; PPC32-NEXT:    lwz 30, 56(1) # 4-byte Folded Reload
 122 ; PPC32-NEXT:    lwz 29, 52(1) # 4-byte Folded Reload
 123 ; PPC32-NEXT:    lwz 28, 48(1) # 4-byte Folded Reload
 124 ; PPC32-NEXT:    lwz 27, 44(1) # 4-byte Folded Reload
 125 ; PPC32-NEXT:    lwz 26, 40(1) # 4-byte Folded Reload
 126 ; PPC32-NEXT:    lwz 25, 36(1) # 4-byte Folded Reload
 127 ; PPC32-NEXT:    lwz 24, 32(1) # 4-byte Folded Reload
 128 ; PPC32-NEXT:    lwz 23, 28(1) # 4-byte Folded Reload
 129 ; PPC32-NEXT:    lwz 22, 24(1) # 4-byte Folded Reload
 130 ; PPC32-NEXT:    addi 1, 1, 64
 131 ; PPC32-NEXT:    blr
 132 start:
 133   %0 = tail call { i128, i1 } @llvm.umul.with.overflow.i128(i128 %l, i128 %r) #2
 134   %1 = extractvalue { i128, i1 } %0, 0
 135   %2 = extractvalue { i128, i1 } %0, 1
 136   %3 = zext i1 %2 to i8
 137   %4 = insertvalue { i128, i8 } undef, i128 %1, 0
 138   %5 = insertvalue { i128, i8 } %4, i8 %3, 1
 139   ret { i128, i8 } %5
 140 }
 141
 142 ; Function Attrs: nounwind readnone speculatable
 143 declare { i128, i1 } @llvm.umul.with.overflow.i128(i128, i128) #1
 144
 145 attributes #0 = { nounwind readnone }
 146 attributes #1 = { nounwind readnone speculatable }
 147 attributes #2 = { nounwind }