llvm/test/CodeGen/Thumb2/float-ops.ll

   1 ; RUN: llc < %s -mtriple=thumbv7-none-eabi   -mcpu=cortex-m3 | FileCheck %s -check-prefix=CHECK -check-prefix=NONE -check-prefix=NOREGS
   2 ; RUN: llc < %s -mtriple=thumbv7-none-eabihf -mcpu=cortex-m4 | FileCheck %s -check-prefix=CHECK -check-prefix=HARD -check-prefix=SP -check-prefix=VFP4-ALL
   3 ; RUN: llc < %s -mtriple=thumbv7-none-eabihf -mcpu=cortex-m7 | FileCheck %s -check-prefix=CHECK -check-prefix=HARD -check-prefix=DP -check-prefix=FP-ARMv8
   4 ; RUN: llc < %s -mtriple=thumbv7-none-eabihf -mcpu=cortex-a8 | FileCheck %s -check-prefix=CHECK -check-prefix=HARD -check-prefix=DP -check-prefix=VFP4-ALL -check-prefix=VFP4-DP
   5 ; RUN: llc < %s -mtriple=thumbv8.1m.main-none-eabihf -mattr=+mve | FileCheck %s -check-prefix=CHECK -check-prefix=NONE -check-prefix=ONLYREGS
   6
   7 define float @add_f(float %a, float %b) {
   8 entry:
   9 ; CHECK-LABEL: add_f:
  10 ; NONE: {{b|bl}} __aeabi_fadd
  11 ; HARD: vadd.f32  s0, s0, s1
  12   %0 = fadd float %a, %b
  13   ret float %0
  14 }
  15
  16 define double @add_d(double %a, double %b) {
  17 entry:
  18 ; CHECK-LABEL: add_d:
  19 ; NONE: {{b|bl}} __aeabi_dadd
  20 ; SP: {{b|bl}} __aeabi_dadd
  21 ; DP: vadd.f64  d0, d0, d1
  22   %0 = fadd double %a, %b
  23   ret double %0
  24 }
  25
  26 define float @sub_f(float %a, float %b) {
  27 entry:
  28 ; CHECK-LABEL: sub_f:
  29 ; NONE: {{b|bl}} __aeabi_fsub
  30 ; HARD: vsub.f32  s
  31   %0 = fsub float %a, %b
  32   ret float %0
  33 }
  34
  35 define double @sub_d(double %a, double %b) {
  36 entry:
  37 ; CHECK-LABEL: sub_d:
  38 ; NONE: {{b|bl}} __aeabi_dsub
  39 ; SP: {{b|bl}} __aeabi_dsub
  40 ; DP: vsub.f64  d0, d0, d1
  41   %0 = fsub double %a, %b
  42   ret double %0
  43 }
  44
  45 define float @mul_f(float %a, float %b) {
  46 entry:
  47 ; CHECK-LABEL: mul_f:
  48 ; NONE: {{b|bl}} __aeabi_fmul
  49 ; HARD: vmul.f32  s
  50   %0 = fmul float %a, %b
  51   ret float %0
  52 }
  53
  54 define double @mul_d(double %a, double %b) {
  55 entry:
  56 ; CHECK-LABEL: mul_d:
  57 ; NONE: {{b|bl}} __aeabi_dmul
  58 ; SP: {{b|bl}} __aeabi_dmul
  59 ; DP: vmul.f64  d0, d0, d1
  60   %0 = fmul double %a, %b
  61   ret double %0
  62 }
  63
  64 define float @div_f(float %a, float %b) {
  65 entry:
  66 ; CHECK-LABEL: div_f:
  67 ; NONE: {{b|bl}} __aeabi_fdiv
  68 ; HARD: vdiv.f32  s
  69   %0 = fdiv float %a, %b
  70   ret float %0
  71 }
  72
  73 define double @div_d(double %a, double %b) {
  74 entry:
  75 ; CHECK-LABEL: div_d:
  76 ; NONE: {{b|bl}} __aeabi_ddiv
  77 ; SP: {{b|bl}} __aeabi_ddiv
  78 ; DP: vdiv.f64  d0, d0, d1
  79   %0 = fdiv double %a, %b
  80   ret double %0
  81 }
  82
  83 define float @rem_f(float %a, float %b) {
  84 entry:
  85 ; CHECK-LABEL: rem_f:
  86 ; NONE: {{b|bl}} fmodf
  87 ; HARD: b fmodf
  88   %0 = frem float %a, %b
  89   ret float %0
  90 }
  91
  92 define double @rem_d(double %a, double %b) {
  93 entry:
  94 ; CHECK-LABEL: rem_d:
  95 ; NONE: {{b|bl}} fmod
  96 ; HARD: b fmod
  97   %0 = frem double %a, %b
  98   ret double %0
  99 }
 100
 101 ; In the ONLYREGS case (where we have integer MVE but no floating
 102 ; point), we still expect the hard float ABI, because we asked for it
 103 ; in the triple, and since the FP registers exist, it's possible to
 104 ; use them to pass arguments. So the generated code should load the
 105 ; return value into s0, not r0. Similarly for the other load and store
 106 ; tests.
 107 define float @load_f(ptr %a) {
 108 entry:
 109 ; CHECK-LABEL: load_f:
 110 ; NOREGS: ldr r0, [r0]
 111 ; ONLYREGS: vldr s0, [r0]
 112 ; HARD: vldr s0, [r0]
 113   %0 = load float, ptr %a, align 4
 114   ret float %0
 115 }
 116
 117 define double @load_d(ptr %a) {
 118 entry:
 119 ; CHECK-LABEL: load_d:
 120 ; NOREGS: ldm r0, {r0, r1}
 121 ; ONLYREGS: vldr d0, [r0]
 122 ; HARD: vldr d0, [r0]
 123   %0 = load double, ptr %a, align 8
 124   ret double %0
 125 }
 126
 127 define void @store_f(ptr %a, float %b) {
 128 entry:
 129 ; CHECK-LABEL: store_f:
 130 ; NOREGS: str r1, [r0]
 131 ; ONLYREGS: vstr s0, [r0]
 132 ; HARD: vstr s0, [r0]
 133   store float %b, ptr %a, align 4
 134   ret void
 135 }
 136
 137 define void @store_d(ptr %a, double %b) {
 138 entry:
 139 ; CHECK-LABEL: store_d:
 140 ; NOREGS: strd r2, r3, [r0]
 141 ; ONLYREGS: vstr d0, [r0]
 142 ; HARD: vstr d0, [r0]
 143   store double %b, ptr %a, align 8
 144   ret void
 145 }
 146
 147 define double @f_to_d(float %a) {
 148 ; CHECK-LABEL: f_to_d:
 149 ; NONE: bl __aeabi_f2d
 150 ; SP: bl __aeabi_f2d
 151 ; DP: vcvt.f64.f32 d0, s0
 152   %1 = fpext float %a to double
 153   ret double %1
 154 }
 155
 156 define float @d_to_f(double %a) {
 157 ; CHECK-LABEL: d_to_f:
 158 ; NONE: bl __aeabi_d2f
 159 ; SP: bl __aeabi_d2f
 160 ; DP: vcvt.f32.f64 s0, d0
 161   %1 = fptrunc double %a to float
 162   ret float %1
 163 }
 164
 165 define i32 @f_to_si(float %a) {
 166 ; CHECK-LABEL: f_to_si:
 167 ; NONE: bl __aeabi_f2iz
 168 ; HARD: vcvt.s32.f32 s0, s0
 169 ; HARD: vmov r0, s0
 170   %1 = fptosi float %a to i32
 171   ret i32 %1
 172 }
 173
 174 define i32 @d_to_si(double %a) {
 175 ; CHECK-LABEL: d_to_si:
 176 ; NONE: bl __aeabi_d2iz
 177 ; SP: vmov r0, r1, d0
 178 ; SP: bl __aeabi_d2iz
 179 ; DP: vcvt.s32.f64 s0, d0
 180 ; DP: vmov r0, s0
 181   %1 = fptosi double %a to i32
 182   ret i32 %1
 183 }
 184
 185 define i32 @f_to_ui(float %a) {
 186 ; CHECK-LABEL: f_to_ui:
 187 ; NONE: bl __aeabi_f2uiz
 188 ; HARD: vcvt.u32.f32 s0, s0
 189 ; HARD: vmov r0, s0
 190   %1 = fptoui float %a to i32
 191   ret i32 %1
 192 }
 193
 194 define i32 @d_to_ui(double %a) {
 195 ; CHECK-LABEL: d_to_ui:
 196 ; NONE: bl __aeabi_d2uiz
 197 ; SP: vmov r0, r1, d0
 198 ; SP: bl __aeabi_d2uiz
 199 ; DP: vcvt.u32.f64 s0, d0
 200 ; DP: vmov r0, s0
 201   %1 = fptoui double %a to i32
 202   ret i32 %1
 203 }
 204
 205 define float @si_to_f(i32 %a) {
 206 ; CHECK-LABEL: si_to_f:
 207 ; NONE: bl __aeabi_i2f
 208 ; HARD: vcvt.f32.s32 s0, s0
 209   %1 = sitofp i32 %a to float
 210   ret float %1
 211 }
 212
 213 define double @si_to_d(i32 %a) {
 214 ; CHECK-LABEL: si_to_d:
 215 ; NONE: bl __aeabi_i2d
 216 ; SP: bl __aeabi_i2d
 217 ; DP: vcvt.f64.s32 d0, s0
 218   %1 = sitofp i32 %a to double
 219   ret double %1
 220 }
 221
 222 define float @ui_to_f(i32 %a) {
 223 ; CHECK-LABEL: ui_to_f:
 224 ; NONE: bl __aeabi_ui2f
 225 ; HARD: vcvt.f32.u32 s0, s0
 226   %1 = uitofp i32 %a to float
 227   ret float %1
 228 }
 229
 230 define double @ui_to_d(i32 %a) {
 231 ; CHECK-LABEL: ui_to_d:
 232 ; NONE: bl __aeabi_ui2d
 233 ; SP: bl __aeabi_ui2d
 234 ; DP: vcvt.f64.u32 d0, s0
 235   %1 = uitofp i32 %a to double
 236   ret double %1
 237 }
 238
 239 define float @bitcast_i_to_f(i32 %a) {
 240 ; CHECK-LABEL: bitcast_i_to_f:
 241 ; NOREGS-NOT: mov
 242 ; ONLYREGS: vmov s0, r0
 243 ; HARD: vmov s0, r0
 244   %1 = bitcast i32 %a to float
 245   ret float %1
 246 }
 247
 248 define double @bitcast_i_to_d(i64 %a) {
 249 ; CHECK-LABEL: bitcast_i_to_d:
 250 ; NOREGS-NOT: mov
 251 ; ONLYREGS: vmov d0, r0, r1
 252 ; HARD: vmov d0, r0, r1
 253  %1 = bitcast i64 %a to double
 254   ret double %1
 255 }
 256
 257 define i32 @bitcast_f_to_i(float %a) {
 258 ; CHECK-LABEL: bitcast_f_to_i:
 259 ; NOREGS-NOT: mov
 260 ; ONLYREGS: vmov r0, s0
 261 ; HARD: vmov r0, s0
 262   %1 = bitcast float %a to i32
 263   ret i32 %1
 264 }
 265
 266 define i64 @bitcast_d_to_i(double %a) {
 267 ; CHECK-LABEL: bitcast_d_to_i:
 268 ; NOREGS-NOT: mov
 269 ; ONLYREGS: vmov r0, r1, d0
 270 ; HARD: vmov r0, r1, d0
 271   %1 = bitcast double %a to i64
 272   ret i64 %1
 273 }
 274
 275 define float @select_f(float %a, float %b, i1 %c) {
 276 ; CHECK-LABEL: select_f:
 277 ; NOREGS: lsls    r2, r2, #31
 278 ; NOREGS: moveq   r0, r1
 279 ; ONLYREGS: lsls    r0, r0, #31
 280 ; ONLYREGS: vmovne.f32      s1, s0
 281 ; HARD: lsls    r0, r0, #31
 282 ; VFP4-ALL: vmovne.f32      s1, s0
 283 ; VFP4-ALL: vmov.f32        s0, s1
 284 ; FP-ARMv8: vseleq.f32 s0, s1, s0
 285   %1 = select i1 %c, float %a, float %b
 286   ret float %1
 287 }
 288
 289 define double @select_d(double %a, double %b, i1 %c) {
 290 ; CHECK-LABEL: select_d:
 291 ; NOREGS: ldr{{(.w)?}}     [[REG:r[0-9]+]], [sp]
 292 ; NOREGS: ands    [[REG]], [[REG]], #1
 293 ; ONLYREGS: ands    r0, r0, #1
 294 ; NOREGS-DAG: moveq   r0, r2
 295 ; NOREGS-DAG: moveq   r1, r3
 296 ; ONLYREGS-DAG: csel   r0, r0, r2
 297 ; ONLYREGS-DAG: csel   r1, r1, r3
 298 ; SP: ands r0, r0, #1
 299 ; SP-DAG: vmov [[ALO:r[0-9]+]], [[AHI:r[0-9]+]], d0
 300 ; SP-DAG: vmov [[BLO:r[0-9]+]], [[BHI:r[0-9]+]], d1
 301 ; SP: itt ne
 302 ; SP-DAG: movne [[BLO]], [[ALO]]
 303 ; SP-DAG: movne [[BHI]], [[AHI]]
 304 ; SP: vmov d0, [[BLO]], [[BHI]]
 305 ; DP: lsls   r0, r0, #31
 306 ; VFP4-DP: vmovne.f64      d1, d0
 307 ; VFP4-DP: vmov.f64        d0, d1
 308 ; FP-ARMV8: vseleq.f64      d0, d1, d0
 309   %1 = select i1 %c, double %a, double %b
 310   ret double %1
 311 }