llvm/test/MachineVerifier/test_vector_reductions.mir

   1 # RUN: not --crash llc -o - -global-isel -run-pass=none -verify-machineinstrs %s 2>&1 | FileCheck %s
   2 # REQUIRES: aarch64-registered-target
   3 --- |
   4   target datalayout = "e-m:e-i8:8:32-i16:16:32-i64:64-i128:128-n32:64-S128"
   5   target triple = "aarch64-unknown-unknown"
   6
   7   define i32 @vector_reductions() {
   8     ret i32 0
   9   }
  10
  11 ...
  12 ---
  13 name:            vector_reductions
  14 legalized:       true
  15 regBankSelected: false
  16 selected:        false
  17 tracksRegLiveness: true
  18 body:             |
  19   bb.0:
  20
  21     %vec_v2s64:_(<2 x s64>) = IMPLICIT_DEF
  22     %scalar_s64:_(s64) = IMPLICIT_DEF
  23
  24     %seq_fadd:_(<2 x s64>) = G_VECREDUCE_SEQ_FADD %scalar_s64, %vec_v2s64
  25     ; CHECK: Bad machine code: Vector reduction requires a scalar destination type
  26
  27     %dst:_(s64) = G_VECREDUCE_SEQ_FADD %vec_v2s64, %vec_v2s64
  28     ; CHECK: Bad machine code: Sequential FADD/FMUL vector reduction requires a scalar 1st operand
  29
  30     %dst:_(s64) = G_VECREDUCE_SEQ_FADD %scalar_s64, %scalar_s64
  31     ; CHECK: Bad machine code: Sequential FADD/FMUL vector reduction must have a vector 2nd operand
  32
  33 ...