[clang][modules] Don't prevent translation of FW_Private includes when explicitly...
[llvm-project.git] / polly / test / CodeGen / MemAccess / create_arrays_heap___%for.cond1.preheader---%for.end18.jscop
blob69dd23694da0f49696fba66e337b93222e8b0c51
2    "arrays" : [
3       {
4          "name" : "MemRef_A",
5          "sizes" : [ "*", "1024" ],
6          "type" : "double"
7       },
8       {
9          "name" : "MemRef_B",
10          "sizes" : [ "*", "1056" ],
11          "type" : "double"
12       }
13    ],
14    "context" : "{  :  }",
15    "location" : "pure_c_main.c:11-16",
16    "name" : "%for.cond1.preheader---%for.end18",
17    "statements" : [
18       {
19          "accesses" : [
20             {
21                "kind" : "read",
22                "relation" : "{ Stmt2[i0, i1, i2] -> MemRef_A[i0, 4i2] }"
23             },
24             {
25                "kind" : "read",
26                "relation" : "{ Stmt2[i0, i1, i2] -> MemRef_beta[] }"
27             },
28             {
29                "kind" : "write",
30                "relation" : "{ Stmt2[i0, i1, i2] -> MemRef_B[i0, i1] }"
31             },
32             {
33                "kind" : "read",
34                "relation" : "{ Stmt2[i0, i1, i2] -> MemRef_A[i0, 1 + 4i2] }"
35             },
36             {
37                "kind" : "write",
38                "relation" : "{ Stmt2[i0, i1, i2] -> MemRef_B[i0, i1] }"
39             },
40             {
41                "kind" : "read",
42                "relation" : "{ Stmt2[i0, i1, i2] -> MemRef_A[i0, 2 + 4i2] }"
43             },
44             {
45                "kind" : "write",
46                "relation" : "{ Stmt2[i0, i1, i2] -> MemRef_B[i0, i1] }"
47             },
48             {
49                "kind" : "read",
50                "relation" : "{ Stmt2[i0, i1, i2] -> MemRef_A[i0, 3 + 4i2] }"
51             },
52             {
53                "kind" : "write",
54                "relation" : "{ Stmt2[i0, i1, i2] -> MemRef_B[i0, i1] }"
55             }
56          ],
57          "domain" : "{ Stmt2[i0, i1, i2] : 0 <= i0 <= 1055 and 0 <= i1 <= 1055 and 0 <= i2 <= 255 }",
58          "name" : "Stmt2",
59          "schedule" : "{ Stmt2[i0, i1, i2] -> [i0, i1, i2] }"
60       }
61    ]