[clang][modules] Don't prevent translation of FW_Private includes when explicitly...
[llvm-project.git] / polly / test / CodeGen / MemAccess / create_arrays_heap___%for.cond1.preheader---%for.end18.jscop.transformed
blob4d529ece1bcf2ca2c173ec15968c9fd9b3838ab8
2    "arrays" : [
3       {
4          "name" : "MemRef_A",
5          "sizes" : [ "*", "1024" ],
6          "type" : "double"
7       },
8       {
9          "name" : "MemRef_B",
10          "sizes" : [ "*", "1056" ],
11          "type" : "double"
12       },
13       {
14          "name" : "D",
15          "sizes" : [ "270336" ],
16          "type" : "double",
17          "allocation" : "heap"
18       },
19       {
20          "name" : "E",
21          "sizes" : [ "270336", "200000" ],
22          "type" : "double",
23          "allocation" : "heap"
24       },
25       {
26          "name" : "F",
27          "sizes" : [ "270336" ],
28          "type" : "i64",
29          "allocation" : "heap"
30       }
31    ],
32    "context" : "{  :  }",
33    "location" : "pure_c_main.c:11-16",
34    "name" : "%for.cond1.preheader---%for.end18",
35    "statements" : [
36       {
37          "accesses" : [
38             {
39                "kind" : "read",
40                "relation" : "{ Stmt2[i0, i1, i2] -> E[i0, 4i2] }"
41             },
42             {
43                "kind" : "read",
44                "relation" : "{ Stmt2[i0, i1, i2] -> MemRef_beta[] }"
45             },
46             {
47                "kind" : "write",
48                "relation" : "{ Stmt2[i0, i1, i2] -> MemRef_B[i0, i1] }"
49             },
50             {
51                "kind" : "read",
52                "relation" : "{ Stmt2[i0, i1, i2] -> E[i0, 1 + 4i2] }"
53             },
54             {
55                "kind" : "write",
56                "relation" : "{ Stmt2[i0, i1, i2] -> MemRef_B[i0, i1] }"
57             },
58             {
59                "kind" : "read",
60                "relation" : "{ Stmt2[i0, i1, i2] -> E[i0, 2 + 4i2] }"
61             },
62             {
63                "kind" : "write",
64                "relation" : "{ Stmt2[i0, i1, i2] -> MemRef_B[i0, i1] }"
65             },
66             {
67                "kind" : "read",
68                "relation" : "{ Stmt2[i0, i1, i2] -> E[i0, 3 + 4i2] }"
69             },
70             {
71                "kind" : "write",
72                "relation" : "{ Stmt2[i0, i1, i2] -> MemRef_B[i0, i1] }"
73             }
74          ],
75          "domain" : "{ Stmt2[i0, i1, i2] : 0 <= i0 <= 1055 and 0 <= i1 <= 1055 and 0 <= i2 <= 255 }",
76          "name" : "Stmt2",
77          "schedule" : "{ Stmt2[i0, i1, i2] -> [i0, i1, i2] }"
78       }
79    ]